Hoki

【再话ZedBoard】基于ZedBoard Linux应用设计

在之前几节分别介绍了基于zynq的Linux启动所需文件的生成方法,本节则总结一下,在ZedBoard上实测一下Linux应用。《基于zynq的交叉编译平台》:准备工作,建立交叉编译环境《u-bootimage生成》:生成u-boot文件(BOOT.BIN)《Linux内核编译》:生成Linux内核镜像文件(z

【再说FPGA】LX9评测(三)呼吸灯实现

对LX9开发板硬件评测后,从这一节开始真正进入FPGA开发的世界。很多开发板的例程中必有跑马灯实验,老跑马也没意思,咱来把新潮的,整一个呼吸灯。呼吸灯最初是出现在apple公司的笔记本产品中,当合上笔记本的时候,笔记本上的睡眠指示灯会出现呼吸状的闪烁,咱人们惊叹

【再说FPGA】LX9评测之基于AXI总线的自定义IP设计

有幸参加上季博客大赛能得到LX9开发板,那就开始评测。。。1.LX9Microboard开发板研究刚收到LX9时给我的第一感觉是袖珍,比一个USBCable还要小,这要佩服Avnet的工程师了,在如此小的面

Debussy学习笔记(二)

学习笔记(二)主要熟悉一下Debussy软件中nWave的界面和学习一下相关的常规操作。首先介绍一下nWave界面,如图1所示,其中主要包含三个窗口:信号窗口、值窗口和波形窗口。在信号窗口中显示了加入的所有信号,并且可以

Debussy学习笔记(一)

学习FPGA以来,一直是用Modelsim作为仿真调试工具,前几天在同事那儿看到了一个新工具:Debussy,看她用的相当顺手,而且工具本身也相当好用,有很多Modelsim不具有的功能,然后就立马上网下载了Debussy软件和相关教程

【赛灵思FPGA】三招解决high fanout

Fanout,即扇出,模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为netdelay较大,不利于时序收敛。因此,在写代码时应尽量避免高扇出的情况。但是,在某些特殊情况下,受到整体结构设计的需要或

【赛灵思FPGA】如何选择复位方式

在一个FPGA项目设计之初,全局网络的建立至关重要,其中包括时钟网络和复位网络。而通常设计者对时钟网络的规划尤为小心,可却忽视了复位网络,这个复位跟时钟一样也是一个覆盖全局、高扇出的信号,如果处理不当也会导

【赛灵思FPGA】Xilinx的增量编译技术

通常FPGA工程师编译较大的工程时比较头疼,因为编译时间非常长,常常需要花费几个小时,如果是在调试阶段,每次修改一个错误需要几小时,这样效率就非常低。导致编译时间较长的原因有两点:1.设计中资源利用比较大,sy

【赛灵思FPGA】巧用FPGA中资源

随着FPGA的广泛应用,所含的资源也越来越丰富,从基本的逻辑单元、DSP资源和RAM块,甚至CPU硬核都能集成在一块芯片中。在做FPGA设计时,如果针对FPGA中资源进行HDL代码编写,对设计的资源利用和时序都有益。下面主要讲

【赛灵思FPGA】(再续)Xilinx 7系列FPGA使用之CLB探索

最近有幸与Xilinx的FAE交流了一次,收益颇多,其中讲到了XilinxFPGA的内部结构,进一步加深了我对FPGA的认识。在Xilinx7系列FPGA使用之CLB探索和(续)Xilinx7系列FPGA使用之CLB探索中学习了CLB结构,竟然忽略了一个重

【赛灵思FPGA】Xilinx 7系列FPGA使用之CLB探索【续】

在Xilinx7系列FPGA使用之CLB探索中研究了CLB的结构,并主要讲述了SLICEM扩展移位寄存器的使用。另外SLICEM还可扩展成分布式RAM,此处就补上对分布式RAM使用的说明。

【赛灵思FPGA】【原创】信号去直流方法

利用FPGA进行数字信号处理时,信号中的直流分量通常需要去除,而直流分量在AD前段就存在,如果采用模拟电路去除直流分量比较复杂,因此通常在AD后端数字域去除直流分量。在FPGA中,常规去直流的方法是先对信号进行累加
Baidu
map