Vivado入门与提高学习记录 之时序分析基础
0赞
发表于 2017/9/26 15:59:44
阅读(1799)
一、发起沿和捕获沿
捕获沿通常也是下一个发起沿,捕获沿与发起沿通常相差一个时钟周期
二、四种时序路径
三、时序路径段
四、数据到达时间
五、时钟到达时间
六、建立时间需求
七、保持时间需求
八、建立时间裕量
九、保持时间裕量
十、裕量时间方程
若建立时间不满足要求,则是数据延时过大
若保持时间不满足要求,则是时钟延时过大
十一、系统频率上限
数据延时为逻辑延时和网络延时,其中逻辑延时由组合逻辑产生,与代码风格有关,网络延时由布局布线产生,与布局布线的策略有关。
Tsu和Tco与器件有关,由器件制作工艺决定,不能更改,故要想提高系统时钟频率,得从数据延时着手考虑。