接上节，继续介绍kinetis系统时钟

接上节介绍使用pe完成kinetis时钟配置。

一、概述

使用Processor Expert工具配置Kinetis时钟是在处理器（Processor）组件中进行的，如图2.6所示配置Kinetis MK60DN512ZVLQ10芯片MCG模块需选择Cpu：MK60DN512ZVLQ10组件。

Processor Expert时钟配置界面如下图所示。这里主要是针对【Clock setting】和【Clock configurations】两项的设定。

其中，【Clock Setting】：基本时钟配置，【Clock configurations】：配置总线时钟，内核时钟等。

二、内部时钟选项
Kinetis芯片提供片内时钟源，Processor Expert工具配置片内时钟源选项如下图所示。

上图中：

【Initialize Slow trim value】：初始化内部慢速时钟调整值。推荐选择yes, 否则调整功能无效。
【Trim value address】： 片内慢速时钟粗调值所存储的地址，默认是0x3FF，工厂调整值和P&E的工具都默认使用这个地址，一般不做改动。

【Fine trim value address】：片内慢速时钟细调值所存储的地址，默认是0x3FE，工厂调整值和P&E的工具都默认使用这个地址，一般不做改动。时钟细调值只有一位，存储于该地址的最低位。
【Initialize fast trim value】：初始化片内快速时钟的调整值。
【Trim value address】：片内快速时钟调整值存储地址，默认是0x3FE，工厂调整值和P&E的工具都默认使用这个地址，一般不做改动。片内快速时钟调整值有4位，存储于该地址的5到2位。最低位供片内慢速时钟细调值使用。

三、系统振荡器

系统振荡器用于配置外部参考时钟源，使用Processor Expert工具配置系统振荡器参考时钟，下图为系统振荡器配置选项。

上图中：

【System oscillator】：选择使能系统振荡器模块，有两种可选状态：未使能（Disabled）、使能状（Enabled）。
【Clock source】：选择外部参考时钟源类型，有两种可选时钟源：无源晶振（Externalcrystal）、有源晶振（External reference clock）。
【Clock frequency[MHz]】：设定外部参考时钟频率。无源晶振频率设定范围为32KHz~40KHz或1MHz~32MHz，有源晶振频率设定范围可高达50MHz。
【Capacitor load】：设定内部提供负载电容容值大小，容值可设定范围为0pF~30pF，具体设定值应根据所选用无源晶振厂商提供的数据手册设定。
【Oscillator operation mode】：设定系统振荡器工作模式，有两种可选模式：低功耗模式（Low power）、高增益模式（High gain）。低功耗模式降低系统振荡器电压幅度，减少功耗；高增益模式适用于电磁噪声环境，通过提高系统振荡器电压幅度，增加抗电磁干扰能力。

四、MCG模块配置

Processor Expert 工具配置MCG模块工作模式，锁相环和锁频环配置等，上图所示为MCG模块配置具体信息。

上图中：

【MCG mode】：选择MCG工作模式，有八种可选模式。
【MCG output clock】：选择MCG输出时钟来源。
【MCG output[MHz]】：指定MCG输出时钟频率。
【MCG external ref. clock source】：选择MCG外部参考时钟源，有两个可选时钟源：系统振荡器时钟源（System oscillator）、实时时钟振荡器时钟源（RTC oscillator）。
【MCG external ref. clock[MHz]】：指定MCG外部参考时钟频率。
【Clock monitor】： 选择使能时钟监控，有两种可选状态：未使能（Disabled）、使能（Enabled）。 使能时钟监控将会在外部时钟消失时产生芯片复位请求。

【PLL module】：指定锁相环模块状态。
【PLL module in Stop】：选择锁相环在芯片低功耗模式下是否继续工作，有两个可选项：可以（Enabled）、不可以（Disabled）。
【PLL output[MHz]】：设定锁相环输出时钟频率。
【Reference clock divider】：指定锁相环参考时钟分频系数。根据系统振荡器外接时钟频率，设定分频系数使锁相环参考时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。
【PLL reference clock[MHz]】：设定锁相环参考时钟频率。根据系统振荡器外界时钟频率除以锁相环参考时钟分频系数获得锁相环参考时钟频率。锁相环参考时钟频率应该设定在允许范围内。
【Multiplication factor】：设定锁相环倍频系数。锁相环参考时钟频率乘以锁相环倍频系数即锁相环输出时钟频率，锁相环输出时钟频率需在允许范围内。默认选项为自动选择（Auto select），也可手动设定。

【Loss of lock interrupt】：选择锁相环失锁中断状态，有两种可选状态：未使能（Disabled）、使能（Enabled）。锁相环失锁中断使能可以避免因为时钟错误引起的误操作。

内部锁频环（FLL）配置选项如上图

上图中

【FLL Module】：FLL使能选项。
【FLL output[MHz]】：FLL输出频率，但并不是任意的频率都能得到，还要参照 Multiplication factor 的取值。
【MCGFFCLK clock[KHz]】：MCG固定频率时钟。这个时钟与FLL的输入参考时钟相同。
【Reference clock source】：FLL的输入参考时钟源。可以选择片内慢速时钟，外部RTC振荡器和外部系统振荡器。
【Reference clock divider】：指定锁频环参考时钟分频系数。根据选择的输入时钟源，设定分频系数使锁频环参考时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定；
【FLL reference clock[KHz]】： FLL输入参考时钟频率值。该频率必须在31.25KHz到39.0625KHz范围内。
【Multiplication factor】：设定锁频环倍频系数。锁频环参考时钟频率乘以锁相环倍频系数即锁频环输出时钟频率，锁频环输出时钟频率需在允许范围内。默认选项为自动选择（Auto select），也可手动设定。

五、系统时钟分频器配置

系统时钟分频器设定内核时钟频率、总线时钟频率、外部总线时钟频率和Flash存储器时钟频率。上图所示为系统时钟分频器配置界面。
【Core clock prescaler】：设定内核时钟分配系数。根据锁相环输出时钟频率设定内核时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。
【Core clock】：设定内核时钟频率。根据锁相环输出时钟频率除以内核时钟分配系数获得内核时钟频率，可以手动输入设定频率数字。
【Bus clock prescaler】：设定总线时钟分配系数。根据锁相环输出时钟频率设定总线时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。
【Bus clock】：设定总线时钟频率。根据锁相环输出时钟频率除以总线时钟分配系数获得总线时钟频率，可以手动输入设定频率数字。

【External clock prescaler】：设定外部总线时钟分配系数。根据锁相环输出时钟频率设定外部总线时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。
【External bus clock】：设定外部总线时钟频率。根据锁相环输出时钟频率除以外部总线时钟分配系数获得外部总线时钟频率，可以手动输入设定频率数字。
【Flash clock prescaler】：设定Flash存储器时钟分配系数。根据锁相环输出时钟频率设定Flash存储器时钟频率在允许范围内。默认选项为自动选择（Auto select），也可手动设定。
【Flash clock】：设定Flash存储器时钟频率。根据锁相环输出时钟频率除以Flash存储器时钟分配系数获得Flash存储器时钟频率，可以手动输入设定频率数字。