今天通过这个实验来介绍ISE软件工具的使用。我将带你完成和实现一个现有的PicoBlaze设计。

在完成实验后，你将会：

创建一个新的工程；

仿真设计

设计实现

步骤：

该实验共分5步

1． 创建一个新的工程；

2． 添加已经存在的设计；

3． 完成设计；

4． 设计仿真；

5． 设计实现；

在每一个对给定步骤总的介绍下，你将找到伴随一步步指示和提供对实现总的说明更详细的解释性图片。如果你觉得对特定的指令有信心，感觉跳过一步步指令很轻松，就到步骤中的下一条总的说明处。

Step1. 创建一个新的工程：

在WebPackISE11.3中创建一个基于Spartan3E系列的xc3s100e的新工程。确定你的语言选择为Verilog，来完成该实验。

❶打开ISE：选择Start®AllPrograms®Xilinx ISE Design Suite 11®ISE®Project Navigator

❷在工程向导中，选择File®New Project…或者点击。新的工程向导将打开。

❸对于工程位置，使用“…”按钮浏览到你要放置的位置，并将工作路径设置在相同位置，然后点击OK。

❹对于工程名字，输入Flow_lab，并保持Top-level source type为HDL。

图1-1. 新的工程向导

❺点击Next。

选择下面的选项并点击Next

Device Family:Spartan3E

Device:xc3s100E

Package:tq144

Speed Grade:–4

Synthesis Tool:XST (VHDL/Verilog)

Simulator:ISE Simulator (VHDL/Verilog)

Preferred Language:Verilog

图1-2. 器件和设计流程对话框

Create New Source对话框将会出现（图1-3）。你可以使用该对话框通过定义模块名和端口来创建一个新的HDL源。该工程的所有的源文件已经为你创建好了，所以你将不用在这里创建一个新的源文件。

图1-3. 创建新的源对话框

❻点击Next

将出现添加已经存在的源对话框（图1-4）

图1-4. 添加已经存在的源对话框

Step2 添加已经存在的设计到工程中

为一个PicoBlaze设计例子添加HDL源文件。你也许要复习PicoBlaze的文档来熟悉8位微控制器结构和汇编。参照KCPSM3_manual.pdf文档。

❶点击Add Source，并浏览到c:\xup\fpgaflow\KCPSM3\VHDL or Verilogfolder

❷选择kcpsm3_int_test和kcpsm3两个.V文件，点击Open

❸点击Next，保留对号选中。点击Finish。

图1-5.选择源

图1-6.添加源

❹点击OK。接受默认设置。

注：你将会看到在Hierarchy视图中有一个带橙色问号的命名为int_test的模块。该模块是一个PicoBlaze 控制器存储指令的BlockRAM，它将在下一步添加进来。

图1-7.源窗口中的设计体系

Step3 完成设计

命名为init_test.psm的汇编文件包含PicoBlaze指令。你将编译该文件来生成ROM指令并添加到设计中。

❶打开Windows资源管理器，浏览到在KCPSM3(c:\xup\fpgaflow\KCPSM3\Assembler)目录下提供的编译器。

注：KCPSM3.exe编译器和ROM_form*模板文件伴随两个PSM文件在该路径下。注意到含有编译器和模板文件的编译输出文件将会在该路径下生成。这将有利于你复制编译器和模板文件到的工程路径。在本次试验中，我们将保持这些文件在当前目录下。

图1-8. PicoBlaze 编译器文件夹

❷使用一个标准的文本编辑如写字板器打开int_test.psm文件，检查代码，参考技术向导thePicoBlaze 8-bit Embedded Microcontroller User Guide或者KCPSM3 manual。这些文档在docs根目录下。

❸通过Startà All Programsà Accessoriesà Command Prompt打开命令行窗口。

❹使用cd命令来浏览到Assembler路径下。例如：

> cd c:\xup\fpgaflow\KCPSM3\Assembler

❺通过编译生成ROM的定义文件。在命令行窗口中敲入下面的命令：

> kcpsm3 int_test.psm

注：你将会看到在编译器根目录下从init_test*开始包括VHDL（int_test.vhd）和Verilog(int_test.v)形式的ROM定义文件在内的一系列文件生成。

❻添加Verilog的ROM定义文件到工程中。通过Projectà Add Copy of Source或者从窗口边按钮点击，并选择int_test.v文件（图1-9）

图1-9.ROM的Verilog定义文档

➐点击Open，然后OK来添加int_test.v到工程中（图1-10）

图1-10. PicoBlaze设计的体系显示

注：顶层kcpsm3_int_test文件包含一个int_testROM定义文件。添加完源代码int_test到工程后，橙色的问号标记将消失，该模块不再是个黑盒子。

Step4 设计仿真

添加波形测试并再次检查代码。通过使用Xilinx ISE仿真器运行行为仿真并分析结果。

❶通过Projectà Add Copy of Source或者点击，并浏览到c:\xup\fpgaflow\KCPSM3\verilog

❷选择波形测试文件testbench.v，点击open

❸选择到Simulation并点击OK，添加测试波形到工程中。在Source for中选择Behavioral Simulation

图1-11.含有测试平台体系显示

❹在Processes窗口中展开Xilinx ISE Simulator工具箱，右击在Simulate Behavioral Model，选择属性

❺将Simulation Run Time设置为25000，点击OK

图1-12.行为仿真属性

❻双击Simulate Behavioral Model 来设计仿真（图1-13）。点击全局视图按钮。在波形窗口中选择信号名通过右击选择十六进制显示。

图1-13 ISE行为仿真结果

下面的步骤只是用作说明，以及展示如何分析设计的内部信号。第一是表示如何添加内部信号到波形中。第二步表示如何分析中断过程。第三步是表示如何分析输出波形过程。如果你在完成该实验后有额外的时间，你可以选择性完成这些步骤。

❶通过添加内部信号到设计来观察这些信号

你需要展开设计阶层，在Instance and Process Name窗口下选择需要的模型。然后在Simulation Objects窗口中选择需要的信号address。右击在选择的信号上，选择Add to Wave Configuration。同样的来添加interrupt，interrupt_ack和instruction信号。

图1-14.访问内部信号

❷修改address和instructions的基数为十六进制。在中输入25.00us，点击Simulationà Restart，然后Simulationà Run for Specified Time来再次仿真。使用按钮来放大仿真波形的任何区域。分析波形中断服务程序的过程（图1-15）

图1-15.中断服务程序

❸添加write_stribe信号到设计，并再次仿真设计。分析输出波形过程（图1-16）

图1-16输出波形

注：在Assembly目录下的int_test.log文件中有每一条指令的地址和代码

❹关闭仿真窗口，并选择不保存。

Step5 设计实现

在设计实现过程中，将会有一些报告生成。在接下来的设计中你将会仔细的观察这些报告。

❶在工程下的Sources窗口中，选择Implement Design并双击它。

图1-17.源窗口过程

❷在运行实现时，点击+号，展开Implement Design来展示实现步骤和观察其过程。

在每一步完成后，将会有一个信息出现：

Check mark for successful

Exclamation point for warnings

X for errors

对于该设计，也许会有叹号（警告）出现。这些警告在这儿是可以忽略的。

❸阅读在信息窗口中的信息

❹当实现完成时，在Processes Window过程窗口中双击，并在Design Summary窗口中查看信息。

图1-18设计总结

结论

在该实验中，你完成了ISE设计流程的主要步骤：创建一个新的工程，添加源文件，设计仿真和设计实现

在接下来的实验中，你将会检查一些软件报告，检测设计是怎么实现的，并检测你的设计是否满足你的面积和功能目的。

好了，先这样，