PIT定时器模块是一个定时器阵列，他可以用于产生中断和触发DMA等。

模块架构图：

主要特性：

PIT可以产生触发DMA的脉冲

PIT可以产生中断

所有的中断都是可屏蔽的

每一个PIT定时器可独立配置超时周期

信号描述：

PIT模块无外部引脚

内存映射和寄存器描述

1.PIT模块控制寄存器

该寄存器控制PIT模块是否开启以及在debug模式下是否运行。

1.1MDIS 模块时钟禁止位

MDIS=0 时钟使能

MDIS=0 时钟禁止

1.2FRZ 冻结位 允许定时器在进入debug模式时停止工作

FRZ=0 debug模式下继续工作

FRZ=0 debug模式下停止工作

2.定制器装载值寄存器

该寄存器决定PIT定时器的超时周期

TSV 定时器开始计数值位

32位数据设置定时器的初始值，定时器按照该值减计数直到零，届时将产生PIT中断信号并重新装载初始值。向该寄存器写入新值不会立即重启计数器，而是在定时器本次计数结束后装载新的初始值。如需中断当前定时周期并以一个新的初始值开始一个计数周期则需要先禁止定时器，配置好TSV后重新开启定时器。

3.定时器当前计数值寄存器

该寄存器的值指示当前定时器的位置

TVL 当前定制器值

如果定时器正常工作，该位域反应定时器当前值。如果定时器未被使能，TVL无意义。

4.定时器控制寄存器

PIT 定时器控制位

4.1TIE 定时器中断使能位

TIE=0 禁止中断

TIE=1 使能中断

4.2TEN 定时器使能位

TEN=0 定时器禁止工作

TEN=1 定时器使能

5.定时器标志寄存器

该寄存器包含定时器的中断标志位

TIF 定时器中断标志位

TIF=0 定时器未发生溢出

TIF=1 定时器溢出