paradoxfx

【原创】如何把Vivado HLS生成的IP用作PS的外设并验证

前面的博文(请参考http://blog.chinaaet.com/detail/37142)里,我们已经学习了如何把VivadoHLS生成的IP用于VivadoIPI集成开发流程里。作为面向IP的设计流程的一部分,我们生成的IP自然也可以作为ZYNQSOC中PS的一个外设进行使用,这里我们就来看一下是如何使用的。&nbs

【原创】用数据来说明,Vivado的效率提高到底有多少?-Vivado高效设计案例分享博客大赛

自从去年10月Xilinx发布ISE14.7之后,ISE套件便暂时没有了更新计划,相当于进入了软件生命中的“中年”;而当初在2012.x版本还作为ISE套件中的一个组件的Vivado,此时已经如早上8、9点钟的太阳一样冉冉升起:因为随着FPGA/SOC制造工艺、硬件单元规模和设计方法的不断改

使用处理器系统设计嵌入式系统(4)---PS与PL的结合

在PL中,我们可以很方便地实现已有的设计,并且将一些IP核结合进来;这次主要测试了PS与PL中资源的结合方法。本次测试的系统大概构成是:PS中有UART(直接使用第一次
Baidu
map