2. 分立器件方案

　 　图2为一种典型分立实现方案。分立高压晶体管最初由直流总线通过R1偏置并由ZR1箝位，当晶体管栅极电压达到导通阀值时，Q1打开。当通过检流电阻的 漏电流达到预定值时，被关断的控制晶体管Q2被偏置电压打开，将Q1关断。Q1关断后，储存在变压器中的能量即传递到次级线圈及偏置线圈，并通过C3与 R6构成的RC网络给Q1栅极加一个正偏压，RC网络的时间常数决定关断时间。反馈信号通过光耦取得并加于Q2的基极，以对基极电流进行调整。基极电流调 整导致对导通时间间隔的调整，进而实现对输出电压的调整。

　　由于通用分立器件的生产批量很大，故与专用集成电路(ASIC)解决方 案相比，分立解决方案的系统成本是所有架构中最低的，但这种方法也有一定的局限性。首先，开关频率不恒定，由于关断间隔相对恒定，故占空比改变将引起频率 改变；其次，开关转换速度缓慢，因为它没有ASIC解决方案中所采用的低阻抗栅极驱动器。故在同一频率、电压及电流上，Q1的开关损耗远高于ASIC解决 方案的开关损耗。

3. 部分集成方案

图3：部分集成IC加分立器件实现方案。

基于上面对这两种架构的讨论，以下介绍一种部分集成式架构。图3所示的这种架构旨在提供适中的系统成本，同时保留大部分ASIC架构的性能优势。该架构的 系统成本之所以较低，是因为采用了通用分立高压晶体管，以及低压工艺控制器IC。

　　a. 源极开关控制

　　作为对用于开关高压MOSFET的传统栅－源驱动的一种替代，可在IC输出中采用一种源极开关结 构。在这种源极开关结构中，控制器是通过源极来驱动外部MOSFET，而不是传统PWM方法中驱动栅极。如图4所示，外部MOSFET Q1的栅极通过ZR1被箝位在一个恒定电压上，该电压足够高，以使晶体管充分导通，其典型值为14V。而电容C1(远大于栅极输入电容)则用来在每一开关 周期暂时储存栅极电荷。Q2的开关极性与Q1同步，当Q2打开时，Q1的源极被拉至接近于0V，而C1中所储存的电荷则被传递到栅极，从而将Q1打开。当 Q2关断时，Q1的漏电流继续流向Q2。Q2漏极电压的升高迫使Q1的栅极电容对充电电容放电。当Q2的漏极电压高于其栅极电压减去Q1的栅极阀值电压 时，Q1关断。

　　采用源极开关控制具有许多优势。首先，由于驱动及检流共用一个引脚，故能减少一个引脚，从而简化IC封装；其次， 由于IC的栅极驱动器只需驱动具有较低栅极阀值电压的开漏极FET，故能采用低电源电压，而无需使用充电泵电路，典型的PWM IC要求最小10V的电源电压，而建议的IC则只需6V，由于电源电压较低，因此可以采用亚微米工艺来提高裸片面积使用效率；第三，开关及启动电流源只需 使用一个外部高压MOSFET，而栅极控制方法则需要用另外的高压器件来提供启动偏置电源。