【原创】如何把Vivado HLS生成的IP用作PS的外设并验证
前面的博文（请参考http://blog.chinaaet.com/detail/37142）里，我们已经学习了如何把VivadoHLS生成的IP用于VivadoIPI集成开发流程里。作为面向IP的设计流程的一部分，我们生成的IP自然也可以作为ZYNQSOC中PS的一个外设进行使用，这里我们就来看一下是如何使用的。&nbs
发表于 2014/9/8 14:27:32
阅读（9510）
【原创】如何快速在Vivado IPI中使用HLS生成的IP
我们在VivadoHLS中用高层次综合来快速地产生可综合的代码，最终的目的还是把它与其它的模块、IP等进行相连，以实现一个更加复杂的设计，所以在本博文中，我们就来学习一下，如何把Vivado集成开发环境的IPI中使用HLS中生成的IP。&nb
发表于 2014/9/1 22:06:06
阅读（13678）
【原创】Vivado HLS中四种数组端口实现方法的对比
在VivadoHLS中，C代码中的数组作为端口时，它们被默认综合为RAM端口。以下面的程序为例：voidarray_io(dout_td_o[N],din_td_i[N]){inti,rem;//Storeaccumulateddata&
发表于 2014/8/24 12:38:24
阅读（11446）
【原创】在Vivado HLS中综合时如何指定端口的综合类型
如果你对VivadoHLS中综合之后端口的ap_none之类的类型指示摸不着头脑的话，那就来一起学习一下它们是如何使用的吧。在VivadoHLS中，我们可以指定端口使用的类型，这样在对C代码进行综合的时候，就可以指定某个端口所使用的转换协议了。常
发表于 2014/8/23 22:20:25
阅读（10237）
【原创】在Vivado中联合仿真MicroBlaze的外部IP
在MicroBlaze连接了一个外部用HDL书写的IP时，如何验证其功能的正确是非常重要的问题，所以我们来看看在Vivado中是如何对此进行仿真验证的。首先新建一个工程，如图1所示，这里引用的IP是以前自定义的一个（打包方法可以用HDL写然后封装，也可以用systemgenerator生成，
发表于 2014/7/26 10:34:32
阅读（11111）
【原创】在Vivado IPI中用接口推断法自动连接IP
前一篇博文里我们已经讲了如何在SystemGenerator生成并打包自定义IP（http://blog.chinaaet.com/detail/35983），其中我们通过自定义GatewayIn和Gatewayout模块的名字，指定了生成的IP的端口名称，它与其它IP的连接需要我们自己手动配置
发表于 2014/7/26 9:06:49
阅读（6444）
【原创】使用端口打包法高效生成Vivado IP
为了更好地使用一个自定义IP，正确定义定义它的端口是非常重要的，所以我们需要了解SystemGenerator中封装IP的方法。在这里我们以端口/管脚接口打包法为例，看看这个是如何创建一个可以在Vivado中使用的IP并验证它的。使用端口/管脚接口打包法的话，GatewayIn和Gatewayo
发表于 2014/7/24 21:22:46
阅读（4282）
【原创】Vivado HLS是如何快速把C/C++算法导入System Generator模型的
VivadoHLS（highlevelsynthesis）可以直接把现有的C/C++算法转换为RTL，而SystemGenerator则可以把现有的基于Matlab/Simulink模型实现的DSP算法直接转换为RTL，二者的侧重点不同，但是也可以有一定的交集。那二者直接如何不通过VivadoIDE而直接进行互动呢？SystemGenera
发表于 2014/7/21 20:43:36
阅读（14360）
【原创】在Vivado中调用ModelSim生成FSM的状态转移图
如果我们已经书写了一段FSM代码，现在想倒过来把它转换成为状态转移图，方便我们直观地检查我们书写的状态对不对（在写论文什么的画图太麻烦的时候，有个自动生成的是多方便啊！），应该怎么弄呢？通过在Vivado中调用ModelSim，可以直接完成这个操作，下面我们就来看看
发表于 2014/7/19 17:53:18
阅读（12711）
【原创】用数据来说明，Vivado的效率提高到底有多少？-Vivado高效设计案例分享博客大赛
自从去年10月Xilinx发布ISE14.7之后，ISE套件便暂时没有了更新计划，相当于进入了软件生命中的“中年”；而当初在2012.x版本还作为ISE套件中的一个组件的Vivado，此时已经如早上8、9点钟的太阳一样冉冉升起：因为随着FPGA/SOC制造工艺、硬件单元规模和设计方法的不断改
发表于 2014/6/29 21:18:48
阅读（21108）
使用Vivado HLS在ZedBoard上实现PI及其测试
VivadoHLS可以实现对C、C++等高级编程语言的高层次综合，极大地方便了从现有C/C++的算法快速转换为综合后的RTL模型。正好我所测试的ZedBoard中的器件7020已经被VivadoHLS极好地支持，所以做了一些简单的验证：模拟一个PI调节器，一个传递函数描述的阻感负载，测试
发表于 2012/11/10 18:32:59
阅读（7809）
使用处理器系统设计嵌入式系统(4)---PS与PL的结合
在PL中，我们可以很方便地实现已有的设计，并且将一些IP核结合进来；这次主要测试了PS与PL中资源的结合方法。本次测试的系统大概构成是：PS中有UART（直接使用第一次
发表于 2012/11/10 16:34:31
阅读（4796）
使用处理器系统设计嵌入式系统(3)---导入SDK并调试
用PlanAhead打开上次建好的工程，首先创建一个顶层的HDL文件，如图1所示。图1创建顶层HDL文件然后选择File---Export---ExportHardwareforSDK,并勾选launchSDK，则导入完成之后SDK被自动打开。之后，SDK会读取硬件的配置，并创建system_hw_platform，其配置信息都
发表于 2012/11/8 21:24:01
阅读（2801）
使用处理器系统设计嵌入式系统（2）配置PS
对ZedBoard上Zynq的PS编程时，如果PS的外设使用MIO连接，并且不需要额外的逻辑或者IP，则不需要产生.bit文件，即PS可以独立于PL运行。这相当于只对ARM硬核进行测试，相对而言简化不少，所以本次先实现一个这样的设计。首先启动PlanAhead，选择”CreateNewPro
发表于 2012/11/4 16:08:05
阅读（3177）
使用处理器系统设计嵌入式系统（1）开始设计
ZedBoard板子上所载的XC7Z020虽然名字里面有“7”，但是在Xilinx的分类下已经不属于7系列的FPGA，而是归为单独的系列“ZYNQ-7000”，器件的分类也不是单纯的FPGA，而是SOC了；这其中最显著的区别是ZYNQ含有双核的ARMCortex™-A9MPCore，它的设
发表于 2012/11/4 15:01:41
阅读（3418）
