paradoxfx

各类有个性工程师的爆笑简称

为中国工程师简化FPGA设计已成离弦之箭

与时间赛跑 高效制胜

什么是综述?怎样写好综述?综述的写作步骤是什么?综述论文如何审稿?综述写作方法有哪些?

由丰田召回说起

如何测试程序在DSP上的运行时间?

ISE文件类型说明

在使用ISE进行设计的过程中,会在你的工程目录中生成好多类型的文件,这些文件是什么文件呢?通过自己和网上朋友的经验对ISE的文件类型做一下小小总结:ISE文件类型说明*.bit下载配置文件。*.bld报告文件。*.edn网表文件。*.dly异步延时报告对

同步和异步

同步逻辑和异步逻辑之间的区别:同步逻辑是时钟之间有固定的因果关系,异步逻辑是时钟之间没有固定的因果关系。异步电路主要是组合逻辑电路,用于产生地址译码、FIFO或者RAM的读写控制信号,其逻辑与任何时钟信号都没有关系,译码输出产生的毛刺是可以控制的。同步电路

硬件设计之鸡毛蒜皮

鸡毛蒜皮之一:成本节约现象一:这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧点评:市场上不存在5K的阻值,最接近的是4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。2

数字信号控制器的增强型事件管理器

基于德州仪器(TI)F24xTM与F28xTM数字信号处理器(DSP)的控制器事件管理器模块在DSP中采用可编程逻辑形式,以生成脉宽调制(PWM)信号,并主要满足三相系统的设计要求;不过,由于具有一定灵活性,因此在添加一些软件之后也可以轻松用于具有更多相位或特殊要求的应用。事件

终于会在quartus里面使用synplify pro进行综合了

需要这么设置一下

请教TI DSP的ePWM如何强制管脚状态?

在2812使用EV的时候可以直接写EVx.ACTRx直接控制PWM输出的强制高、强制低,在使用ePWM的器件上应该怎么配置,从而可以强制高、强制低呢EPwm1Regs.AQSFRC.bit.OTSFA=1;EPwm1Regs.AQSFRC.bit.ACTSFA=1;EPwm1Regs.AQSFRC.bit.OTSFB=1;EPwm1Regs.AQSFRC.bit.ACTSFB=1;请问这

modelsim用不了原来有这问题

装了modelsim之后每次运行都是license,试了各种方法都不行。后来才发现,竟然是modelsim和solidworks冲突,把solidworks的东西删除干净就好了。
Baidu
map