我认为“产学研”是一个比较理想的模式，在比赛以及平时接触中，Xilinx大学计划大中华区经理谢凯年博士看到老师和学生们有这么多好的想法和设计，Xilinx是否会帮助他们把作品产业化呢？谢凯年博士说：“这正是我想做的工

学FPGA1个月有余了，本人有一下体会，现每一个总结一句话如下：1、代码要规范。verilog跟C一样，都要有良好的CodingStandard（编程规范）。该换行的换行，改对齐的对齐，本人推荐一个代码编辑工具是notepd

特等奖台湾国立成功大学基于NetFPGA平台之OpenFlow虚拟网络频宽管理系统视频地址：http://www.chinaaet.com/video/show.aspx?id=807本作品硬件部分是NetFPGA,修改其管线化硬件架构新增流量管理魔族与出书列之前，设定三个输出速度之列供上层使用者透

对于初学者来说，要学的知识点很多，到底从哪里下手，人们常常感到非常迷茫。大一学生先从C语言开始入门，在大一阶段由于对计算机还非常陌生，因此不可能写出一个具有完整图形界面的软件，重点以“与硬件无关的计算方法、数据结构”为基础学习C语言，至少练习

较上次的仿真，这次我们增加了FFT计算的长度到６４点，使用MATLAB产生波形的６４采样点的值存储在单口ROM中，观察仿真结果。一Matlab生成*.coe文件的方法（借用他人的方法）x=0:1:63;%64个点,此处点数改变，波形数据点数改变Y=round(299*sin(2*pi*x/32))+300;%圆

第一次使用Xilinx的FFT的IPcore。没有太多的资料和实例可以学习，只有一个软件自带的文档xfft_ds260，而且是英文的，看了很长时间受益不大。然后决定一边用一边再学习，就自己建立了一个工程实验。这个IP核可以选择多种结构的，什么基４的，基２，基lite,pipelined.stre

在NIOSII构建双核处理器时，一般都需要双核之间互相控制，假如存在这样一种应用：系统中存在两个CPU一个叫CPU_master，另一个叫CPU_slave，CPU_mater需要控制CPU_slave程序运行，在上电时候必须只有CPU_mater，CPU_slave需要处于复位状态，为了

很形象，故转载于此！fpga挺好玩，就像滑旱冰似的，开始学的时候要翻好多跟头，熟练了就随心所欲，得心应手了！

用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点：1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护;2.更符合设计的思维习惯;3.代码少，比一段式状态机更简洁。对于第一点，我非常认可，后两点在CliffordE.Cummings著的

FPGA工程师：持守梦想or屈于现实——2012-04-02于海拔6km之上昨晚无意间看到一段新闻频道对最近炒得火热的“史上最年轻教授”的专访，倒是他的一位同学对于梦想的“现实版”解说颇有些

最近比较忙，转个xilinxfpga资源介绍的帖子，好像挺老的了原帖：http://wiki.fpganotes.com/doku.php/xilinx_web_guide———版权声明———–本文作者RickySuwww.fpganotes.comrickysu.fpga@gmail.com欢迎转载，转载请

在采用FPGA进行设计时，您的设计团队规模是不是越来越大?您是否花费很多时间来尝试重新使用其他人的设计?您是否花费大量的时间来进行验证?如果是，那您一定要集中精力，接下来Altera亚太区产品市场经理谢晓东将介绍Altera如何帮助您解决这三个尖锐问题。Altera亚太区产

我只针对xilinx的fpga，语言verilog最基本的：数字电路，明白里面的基本概念英语四级以上的文献阅读能力，因为基本手册都是英文的C语言最好会一点，不会也问题不太大入门级：FPGA开发流程入门：知道综合，仿真，布局，布线的概念硬件编程语言语法学习：有c基础的可以学V

在新产品开发的阶段，时间往往是决定性的因素。更快速的进入市场通常意味着更短时间内获得预期的投资回报。由于FPGA具有快速、灵活的系统设计验证能力，可以确保尽可能快的缩短新产品上市时间，为用户赢得市场竞争先机。在产品开发初期，使用FPGA通常会是个十分合理的选

因为fpga的文档太多，今天在别人那里看到xilinx原来还有这个东东，立刻下载之。在xilinx官方主页下的support下http://www.xilinx.com/support/#软件截图