最新博文

0
推荐
3290
阅读

EMIFA接口

EMIFA为DSP芯片与众多外部设备之间提供一种连接方式,最常见的用途就是同时连接FLASH和SDRAM,同时可实现DSP与FPGA之间的高速连接。此处,在FPGA内部实现EMIFA接口主从通信,即:主机模块通过EMIFA接口对从机模块(EMIFA接口对外)进行配置或通信。从机接口定义EMIFA接
0
推荐
27983
阅读

新书预告——FPGA异构计算目录抢先看

书名:FPGA异构计算——基于OpenCL的开发方法第一部分基于OpenCL的FPGA开发方法第一章FPGA异构计算这一章引入了OpenCL开发方法。不论你以前是不是FPGA开发者,本章都值得阅读。本章首先介绍了异构计算的发展历程,引入FPGA异构平台。其次阐述了FPGA的发展史及其内部结构
0
推荐
10241
阅读

赛灵思SDNet十年耕耘 助SDN实现飞跃

前不久,赛灵思共邀中国SDN专委会执行副主任、清华大学毕军教授在京召开新闻发布会,介绍其全新SDNet(SoftwareDefinedSpecificationEnvironmentforNetworking)软件定义规范环境,推出一种定义网络硬件的新方法,实现“软”定义网络解决方案。SDNet的横空出世,先
0
推荐
5504
阅读

Altera在Arria 10中率先集成硬核浮点DSP模块,新一代产品初露锋芒!

4月23日,Altera向京城媒体宣布正在发售的Arria10FPGA集成了符合IEEE754的硬核浮点DSP模块,其FPGA浮点DSP性能方面在业界率先实现了变革。未来,该硬核浮点DSP模块技术也将集成在14nmStratix10FPGA和SoC中。采用硬核浮点DSP模块究竟能带来什么好处呢?让我们听听A
0
推荐
1740
阅读

基于FPGA的SPI串口之二

SPI的另一个Verilog程序,此设计,加入fifo用以缓存发送或接收数据,同时,master与slave的transferregister通过mosi和miso相连,形成环路,此设计更符合SPI协议wfempty-->发送fifo空信号bit&nbs
0
推荐
1588
阅读

基于FPGA的SPI

spi最早由motorola提出是一个种duplex、synchronous、serial通信方式主要管脚信号:mosi:masteroutput,slaveinputmiso:masterinput,slaveoutputsclk:serialclockss_n:selectsignal两个关键控制位CPOL----SPIClock
0
推荐
3768
阅读

7系列FPGA远程更新最新设计方案——QuickBoot

一、概述对于成熟的电子产品,高效稳定的工作是非常重要的一项指标。而一款刚推向市场的产品则需要研发人员或者技术维护人员进行必要的维护或者更新,以求达到更稳定的效果。对于FPGA的逻辑更新来说,因为它直接贴在板卡上,如果将板卡从产品中将拆卸下来是非常的不方便
0
推荐
7398
阅读

【红色飓风Nano二代测评】FIFO易错点时序分析

一直想写一篇关于FIFO的文章,这次为了给LCD(TFT)打造接口,必须添加FIFO。从而对Xilinx的FIFO进行了时序测试,发现和Altera的FIFO用法和时序基本是一样的。在读FIFO时候,有一个错误是很容易忽略的。就是没有将FIFO“读空”。可能你会觉得这怎
0
推荐
1420
阅读

如何用FPGA实现显示菜单级?

网上能找到关于显示菜单级的资源,都是基于单片机或者是用软核实现的,而未检索到基于FPGA硬件,不需软核实现的菜单级,当然,基于软核有其优点,但,在此想实现一个基于FPGA硬件描述语言的菜单级工程,说白了,就是用verilog或VHDL实现,而不用C语言实现,实现功能的同
0
推荐
1952
阅读

wishbone bus共享

wishbonebus多主机单从机共享wishbonebus参阅:http://blog.csdn.net/column/details/ce123-wishbone.html实现两个主设备通过共享wishbone总线访问单个从设备。modulewb_2m_1s(//WISHBONEcommonwb_clk_i,wb_rst_i,//WISHBONEMASTER1m1_wb_adr_i,m1_wb_sel_i,m1_wb_we_i,
0
推荐
2229
阅读

FPGA的一些书和资料

最近调试线阵CCD的电路,很多问题难以理解透彻,让自己很憋屈,设计的线路自我感觉没什么问题,示波器测试的驱动波形,输出,采样输出基本已经出来。突然想起,自己不知道如何进行后期处理,如线阵CCD如何出图像,数据如何分析等等。还需要进一步在摸索中前
0
推荐
2660
阅读

MicroBlaze AXI总线实现OLED显示

MicroBlazeAXI总线实现OLED显示ISE12.5,包含EDK工具。串口软件SSCOM32。实验NANA_LX16开发平台实验步骤及说明OLED作为从设备,主设备通过SPI控制协议和OLED模块进行通信,硬件接口为PMOD接口,OLED
0
推荐
1314
阅读

FPGA程序设计想法

通过写LCD程序,虽然程序还在完善之中,我觉得设计FPGA程序,重要的是:状态机+代码风格良好的状态机奠定了程序的基础,功能强壮,可移植性,可扩展性均取决于它,而清晰的代码风格有助于代码维护,优化资
0
推荐
2657
阅读

【红色飓风Nano二代测评】小车动起来+超声波

给自己放了一天假,又投入到学习中了,之前一直在调试基于NANO2的机械臂控制,然而小车已经到了,迫不及待,果断先来动动小车来试试。意外发现:在ise中,似乎在顶层模块中例化其他的子模块的时候,如果两个子模块的信号都连接到某个wire信号上,那么在顶层文件中必须要
0
推荐
1546
阅读

至芯科技第一批开发板测评活动已经结束

至芯科技第一批开发板测评活动已经结束报名,具体被选中人员已经在至芯科技论坛(www.fpgaw.com)公布,公布名称为您的(用户昵称)论坛ID号,您可登陆至芯科技论坛进行查询。本次活动将分别对已选中人员与未被选中人员进行如下安排:一已选中人员:1. 
Baidu
map