2011年10月31日http://www.esmchina.com/ART_8800118148_1200_2700_3201_4300_7a3403e7.HTM?jumpto=view_welcomead_1411032516049近日，有两家公司同时发布了在芯片封装方面的革命性突破：一个是意法开云棋牌官网在线客服宣布将硅通孔技术（TSV）引入MEMS芯片量产，

作者：高亚军在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IPCatalog，生成所需IP，这时相应的IP会被自动添加到当前工程中；另一种是利用ManageIP，创建独立的IP工程，缺省情况下，IP工程的名字为magaged_ip_projec

基于Zynq的图像视频处理、显示平台 1、 概述 首先，我们来看一下Xilinx Application Note中经常出现的一副结构图，图1所示，当然不可能所有图都一样，在结构上大同小异吧。这是一个比较典型的图像、...

首先，要指出，本文不描述任何IP的功能与使用。在开发一个大型FPGA项目时，多人协作是必不可少的。这个时候，如何提交设计给负责集成的人，是项目开发中最关键的问题之一。常用的一个方法是，提交网表。网表的提交可以算是相当方便的操作了，这在ISE的时期还体会不到，

vivado逻辑分析仪的使用 前言： 一直在犹豫要不要把这篇半成品放上来，使用vivado逻辑分析仪时，刚开始的体验还是很愉快的，最近就一直出问题：在XP系统下，Hardware Manager的向导跑不动，处于循环等待的状态，这可能是电脑...

张亚峰：英文名Andrew；网名：.COM张；CrazyBingo戏称为牙缝。本文，牙缝同志不仅仅对FPGA入门学习流程做了详细的分享，更是对FPGA开发工作的要求分成大公司和小公司两个层面来分析，FPGA粉丝们读后可以受益匪浅！FPGA路上一路走来的牙缝同志，身材随着FPGA经验的

8月13日～15日，赛灵思主办的OpenHW2014开放源码硬件与嵌入式计算大赛（简称OpenHW2014）在古城西安胜利闭幕。赛灵思公司研究实验室高级总监、全球大学计划（XUP）负责人PatrickLysaght接受采访&nbs

漫谈High Level Synthesis(HLS) 水平有限，错误纰漏之处难免，欢迎网友们批评雅正。 相信FPGA的资深玩家对这个词不会陌生，印象中很多年之前这个概念就被提出来了，但是一直没有火起来。我第一次比较深入的接触HLS...

作者：刘初一从10年前接触FPGA开始，一直在用XILINX。记得最早使用的好像是ISE6.X,到现在的ISE14.7和VIVADO14.2.10年来，见证了XILINX一直在努力升级，修复BUG，同时也在加倍努力创造新的BUG。终于，他们发现对I

2014年8月18日至20日，第九届“华为杯”中国研究生电子设计竞赛全国决赛在西安电子科技大学隆重举行。本站优秀博主Crazybingo——西安电子科技大学研究生韩彬带领“疯狂工作室”团队所设计的“基于FPGA的非介入式静脉成像仪设计”喜获团

Vivado设计实战——音乐的节奏(概述) 关于Vivado HLS的基本使用，已经算是入门了，接下来打算做一个利用HLS实现硬件加速。主题定为音频信号分析，目前完成了频谱的计算和显示，和最终想要的结果还有一段距离，只能说是半成品吧。 1...

设计简单算法，Vivado HLS初体验后续 1、前言： 《Vivado HLS初体验》一文中，使用别人设计的yuv_filter demo文件新建工程，添加了文件，基本掌握了新建工程和算法仿真的流程，由于没有完全按照现有的教程进行学习，所...

Vivado HLS初体验 1、前言 该笔记主要是Vivado HLS开发流程的学习心得，掌握HLS开发的全流程：从工程创建到算法仿真到综合再到设计实现，由于截图较多，暂时只写到前两部分。 2、目标 1）熟悉Vivado HLS GUI的...

Vivado设计实战 ——等精度频率计（设计篇） 硬件平台：ZedBoard 开发工具：Vivado 2014.1 1、PS寄存器功能划分 reg0：控制寄存器0（offset：0x00） Bit 功能 ...

接触到OpenCL是在3年前，当时参加Altera的全国教师大会，知道Altera准备推动这样一种新的FPGA开发方法。当时的感觉是：不关我事。觉得这样一种新的语言来开发FPGA的方法在成熟之前，我应该不会去使用它。另外更多的还有疑虑，CtoSilicon的口号喊了多少年了。从上个世纪9