用nios在调飞控单独调试定时器时，中断ok，单独调试timestamp，ok，结合在一起，两者都不正常工作了。思路：timer中断换成系统计时器中断，问题来了，中断进入了，可是不是我要的1ms中断一次啊我的代码如下：staticalt_u16led_cnt=0;//led0.5s闪烁alt_u32my_alarm

上次笔记中,我们利用vivado新建了一个工程，仅仅用到了zynq的PL部分，也就是FPGA的部分，点亮了一个流水灯。这次我们我们就单单玩玩PS部分，也就是ARM部分，熟悉下这部分的开发流程。创建工程的过程和上一篇笔记是一样的，这次我们首先创建一个Block文件，用于放置IP。

在Altera大学计划陈总的大力支持和西安电子科技大学出版社各位编辑和领导的帮助下，历时快一年的写作，新书终于要出版了。有人问我为啥不在电子科技大学出版社出版？因为读书以来很多教材都是电子科技大学出版社出的，那质量……有阴影。由于是第一次领衔写书，犯了很多

Altera官方好像没有给出nios程序怎么配置到max10外部flash(可能我不知道)，例如->epcs下面记录我的心路历程：1.nioscommandshell1）elf2flash--epcs--input="D:/MAX10_Project/RELEASE_QUADROTOR/software/quadrotor/quadrotor.elf"--output="D:/MAX10_Project/RELEA

数字电路根据功能可分为组合逻辑电路和时序逻辑电路，组合逻辑电路在任何时刻的输出只与当前时刻的输入有关，与电路原来状态无关，时序逻辑电路的输出不仅与当前的输入有关，还取决于电路原来的状态

先上两张图，总结之后再说啦～～～

废话不说，直接进入主题～～～1、选择菜单栏File->NewProject:2、为工程取名3、选择RTL项目4、由于MiZ702和zed高度兼容，我们不妨试试直接选择ZedBoard，当然这仅仅是个尝试哈哈，如果是比较严谨的项目，还是跟新芯片型号选择。5、完成工程就创建好了，我们来看下主

上次出版社给了两个选择方案，得到了广大网友的肯定，同时也收到了很多网友的建议和意见。我跟出版社在综合各种建议和意见的基础上重新编辑并选择了封面，这次是定型后的封面了，希望大家能够喜欢，也非常感谢给出建议和意见的各位网友。

忙了两个多月的毕业设计，有好长的一段时间没写过博客了。不过，在做毕设的过程中学到很多的东西，包括代码规范、文档规范、对设计的优化技巧等，最后也获得了相应的回报---毕设被评为优秀和创新。以为毕设搞定后就会很轻松，但我错了，事情又被排满了。呵

上一节一上来就是Linux，不是炫耀我们的MiZ702能跑Linux，而是为了方便的把外设一次性测试完。大家都知道MiZ702精华在于FPGA与ARM的完美融合，就像太极一样阴阳调和——软中有硬，串并结合！FPGA，ARM浑然一体，各司其职，可谓无所不能。正所谓，工欲

刚拿到MiZ702，就被他的“外貌”深深的吸引，核心板加底板的形式让她看上去，强大而神秘～～华丽的外表之下是否有着与之相当的内含呢，我们拿Linux将其检验一番！板载的TF卡里已经为我们准备好了，启动文件，以及镜像文件。只要打开电源Linux就可以在MiZ702上流畅运行。

（最近左手受伤，只能单手打字，所以写得比较乱，暂时不改了，大家凑合着看，有疑问的地方，或者不对的地方欢迎指正！）优点：在TB中调用.txt文件，用于实现输入值的变化，方便测试多种case。可以使用always语句对addr赋值，reg&nb

过两百了，不得不写几个字。先写着，慢慢填坑。分割线——————————————————————————————————————————————Intel收购Altera最终尘埃落定，这其实也算是意料之中的事情。毕竟二者已经眉来眼去很久了。早在N年前，SoC-FPGA还没

《必胜决》黎明即起，鸡叫之前。语文英语，大声诵念。还没睁眼，已念多遍。数理公式，牢记心间。公式难背写手背，有事没事抬手记。上课争坐第一排，课上讲评要听细。多跟好生谈理想，不与差生闲扯蛋。单词多了别心烦，分片分组来攻占。名人名言多摘抄，作文分数少低不了

浏览已过200，开始继续写了。分割线————————————————————————————————————首先，需要声明一点：我这里讨论的是独立的FPGA公司是否走向消亡，严格的说是在讨论类似Altera、Xilinx这样以FPGA器件为主要甚至唯一的产品的IC公司是否会