最新博文
1
推荐 2289
阅读
推荐 2289
阅读
【向日葵云课堂】第二讲——FPGA异构计算——原理与方法
FPGA异构计算——原理与方法开讲时间：2016-09-25 20:00主讲教师：黄乐天奖品: 参加即得10元京东券；我要报名开课程简介近年来，异构计算得到了业界的普遍关注。作为高性能计算的一种主流解决方案，CPU+GPU的异构计算模式已经...
1
推荐 4935
阅读
推荐 4935
阅读
基于FPGA的原理图PCB设计【连载1】
我的开发工具：Cadence 16.6，所用 FPGA为Altera家的。之前也做过FPGA原理图和PCB设计，不过没有很好地形成文档，前期博文中也提到过，本人小硕，如若顺利明年3月份毕业，毕业设计的硬件部分主要是8层刚挠结合板设计，现在已...
0
推荐 6442
阅读
推荐 6442
阅读
RSIC CPU的初级解密一（指令篇）
CPU是一个神秘而强大的东西，在我们的生活中，几乎每个人都离不开CPU了，电脑里有CPU，手机里有CPU，尤其对于我们从事电子设计行业的人来说，CPU更是与我们密不可分，我们最开始接触的51是一种CPU，stm32是一种CPU...
0
推荐 8645
阅读
推荐 8645
阅读
基于nios的串口通信uart设计
开发环境：Quartus II 13.1 (64-Bit) + Nios II 13.1 Software Build Tools for Eclipse Uart（通用异步收发器，也称异步串口）主要用于作通信，既然有异步通信，那一定有同...
2
推荐 4340
阅读
推荐 4340
阅读
基于FPGA的串口通信时序设计
这篇博文主要总结一下串口通信的收发时序。上周基于IIC，SPI，RS232串口写了几个简单的小实验，感觉对于这种常用协议的写法大体上都差不多，主要是读懂时序图，然后根据时序图，用HDL语言描述出来就可以了。之前写过一篇IIC的博客，因为II...
0
推荐 2097
阅读
推荐 2097
阅读
1
推荐 6997
阅读
推荐 6997
阅读
基于FPGA频率可调的信号发生器设计
今天做了一个信号发生器的实验，可以产生任意频率的信号发生器（需要通过改参数实现），在总结信号发生器的设计之前，我们还需要介绍两个小东西：单口rom和mif文件。 1、单口rom rom，read o...
0
推荐 7075
阅读
推荐 7075
阅读
直方图均衡的改进-平台直方图及其实现
之前写过一篇关于直方图均衡及其FPGA实现的博文，该算法通过一个变换函数对输入直方图进行修正，使得修正后的图像直方图趋于均匀，从而增大图像灰度级的动态范围。实质上这种算法是有选择地对占有较多像素的灰度进行了增强，扩展了这些灰度的动...
3
推荐 7482
阅读
推荐 7482
阅读
初识IIC之EEPROM的读与写
一、IIC设计介绍1.1 IIC总线协议 IIC协议与接口在实际工程中得到广泛应用，例如数据采集领域的串行AD，图像处理领域的摄像头配置，工业控制领域的X射线管配置等。此外，由于IIC协议占用的IO资源少，连接方便，所以工程中也常...
1
推荐 3465
阅读
推荐 3465
阅读
基于FPGA的计算器设计之大结局---（BCD转二进制与计算模块）
不知道为什么AET的网页这两天经常进不去，所以开始尝试着用open live writer来写博客，这是我open live writer 的处女作，也不知道效果怎么样，各位有兴趣的看官将就着看一看吧，嘻嘻。 这是计算器的最后一...
0
推荐 3648
阅读
推荐 3648
阅读
基于FPGA的计算器设计3——（逐位输入与输出控制模块）
之前写了两篇关于计算器的模块，一个是键盘扫描，一个是数码管消零，今天我总结一下第三个模块，也就是标题写的逐位输入与输出控制模块。我们平时使用过计算器都应该了解，我们每按一个键，显示屏上就多一个数，并且新输入的键放在了最低位，以前输入...
0
推荐 3690
阅读
推荐 3690
阅读
QUARTUES II与Modelsim实用小技巧
总结一下最近get到的一些小的实用技巧吧。也许各位申通广大的FPGAers知道更多，希望也能与我分享。1：快捷键 保存Ctrl+S，分析综合Ctrl+K，很多人写完代码都会用鼠标去点保存，然后再点综合，我个人觉得快捷键更省事。2： 用...
1
推荐 2240
阅读
推荐 2240
阅读
基于FPGA的计算器设计——（数码管消“0”）
我在上一周做了一个数字钟的实验，当时也用到了数码管，我的开发板上有6个数码管，正好2个给小时，2个给分钟，2个给秒。每一个数码管都有自己的任务，所以就不用考虑消“0”的问题了。但这一次做计算器不一样，比如说：我要输入12，如...
1
推荐 2021
阅读
推荐 2021
阅读
数字钟二----走时与调时融洽相处
PRJ_6_Dig_CLK.zip 昨天大致说了一下数字钟的大体模块划分，以及为什么要进行模块化设计。其中几个模块都是比较常见而且简单的，系统时钟模块就是对板级时钟通过计数的方式分频，分成各种需要用到的慢时钟，其中用到的一个比较重要...
1
推荐 3687
阅读
推荐 3687
阅读
直方图均衡及其FPGA实现
毕业设计要设计一块刚挠结合板，准备设计8层，前段时间天天原理图、layout，身心疲惫啊，给自己放了10天假，回来继续原理图、layout。 之前写过直方图均衡的matlab和Verilog代码，最近做了总结，跟大家分享分享，...
