DDR2与DDR的区别 1、速率与预取量 DDR2的实际工作频率是DDR的两倍，DDR2内存拥有两倍于标准DDR内存的4bit预取能力。 2、封装与电压 DDR封装为TSOPII，DDR2封装为FBGA；DDR的标准电压为2.5V，DDR2...

存储原理存储原理示意图：行选与列选信号将使存储电容与外界间的传输电路导通，从而可进行放电（读取）与充电（写入）。另外，图中刷新放大器的设计并不固定，目前这一功能被并入读出放大器（Sense Amplifier ,简称S-AMP）；

RAS： Row Address Strobe，行地址选通脉冲；CAS： Column Address Strobe，列地址选通脉冲；tRCD： RAS to CAS Delay，RAS至CAS延迟；CL： CAS ...

DDR的种类：DDR SDRAM：Double Data Rate Synchronous Dynamic Random Access Memory，双倍数据率同步动态随机存取存储器； DDR2 SDRAM：Double-Data-...

单口RAM与双口RAM的区别在于，单口RAM只有一套地址总线和数据总线，因此读写不能同时进行。而双口RAM有两套地址总线和数据总线，读写可以同时进行。FIFO读写可以同时进行，可以看做双口。双口RAM分为伪双口RAM（Xilinx称为Sim...

首先介绍一下什么是Slew Rate。Slew Rate即为压摆率，可以理解为1微秒或者1纳秒等时间里电压升高的幅度，单位可以为V/s，mV/ns，mV/ps和μV/ps等。 在Lattice ECP3系列的FPGA中，Slew Rate可以配置为两种模式（速度等级）：SLOW（默认值）或者FAST。（印象中，Altera 的Cyclone系列好像有四个速度等级）

LVTTL和LVCMOS（JESD8-5，JESD8-B） SSTL（JESD8-8，JESD8-9B，JESD8-15） HSTL（JESD8-6）

桶形移位寄存器即循环移位寄存器，在浮点加减运算、压缩/解压缩和图像处理算法中有应用，所以稍微说明下： 例如设计一个8位桶形移位器：8位桶形移位器是有8个数据输入位，8个数据输出位和3个控制输入位的组合逻辑电路，其输出字等于输入字的循环移位，循环移位的次数由控制输入位指定。比如，如果输入字等于ABCDEFGH（每个字母表示一位），且输入控制位为101（5），则输出字为FGHABCDE

在学习Lattice ECP3系列FPGA时，发现芯片内部集成了两个DLL和10个PLL。PLL一般可以用来分频，倍频、相位调整，而DLL也可以做到这些基本功能，那么他们之间到底有什么区别呢？下面来做一个简要的分析与总结。

Lattice生成黑匣子文件的方法

我们使用FPGA，除了实现预期功能之外，最关心的就是系统运行的速度，这是我们使用FPGA的最重要的原因。FPGA中速度包含3个指标：流量(Throughput)：每个时钟周期处理的数据量，度量为每秒的位数。时滞(Latency)：数据输入到...

Verilog-1995 支持通过以声明实例数组的形式对 primitive 和 module 进行复制结构建模。而在 Verilog-2001 里， 新增加的 generate 语句拓展了这种用法（其思想来源于 VHDL 语言）。除了允许...

前几日，在群里有朋友问有关乒乓操作的问题。大家一起讨论了一番。觉得讨论的结果挺好的，现在总结记录下来和各位网友分享一下。首先我们来回忆一道经典的小学数学题目（也是姜昆老师的经典相声梗，听过姜昆老师讲的都暴露年龄了）：有一个水池，水池完全空的...

CroeConnect总线介绍CoreConnect总线相对比较复杂，IBM为用户提供了大量的参考文档和技术手册。为了方便用户快速的建立自己的CoreConnect应用，IBM提供了PLB、OPB、DCR、仲裁器（Arbit...

在存在多个主设备的共享总线片上系统中，仲裁器是必不可少的。它决定哪个主设备可以使用总线。所有的主设备通过置高CYC_O信号向仲裁器请求使用总线，仲裁器则根据用户自定义的优先级算法确定哪个主设备可以使用总线。仲裁器的输出信号GNT0～GNTN...