首先举一个例子： 早期的DDR（注：DDR2开始支持ODT功能），当向内存写入数据时，如果只有一条内存，那么这条内存就自己进行信号的终结，终结电阻等效为150Ω。如果为两条内存，那么他们会交错的进行信号的 终结。第一个模组工作时，第二个模组进行终结操作，等第二个模组工作时，第一个模组进行终结操作，但等效电阻为75Ω。当有三条内存的时候，三条会交替进 行信号终结，但等效电阻为50Ω。对于省略终端电阻

昨天简单介绍了一下DDR3的ODT的作用，今天来详细聊一聊ODT的几种操作模式，首先是ODT的同步操作模式，这也时使用最多，最常用的模式。http://blog.chinaaet.com/justlxy/p/5100051969

板子配套的所有资料（文档、例程、Vivado软件），已经更新的最新的资料都会放置在百度公共网盘中供免费下载：http://pan.baidu.com/s/1kUKzt5P 板子配套的所有资料（文档、例程、Vivado软件），已经更...

1）为了更好的提高信号完整性，DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度，但是较长的走线带来了CK-CK#与DQS-DQS#间的时延（由于CK-CK#的飞行时间，其...

ODT（On-Die Termination），是从DDR2 SDRAM时代开始新增的功能。其允许用户通过读写MR1寄存器，来控制DDR3 SDRAM中内部的终端电阻的连接或者断开。在DDR3 SDRAM中，ODT功能主要应用于： ·DQ, DQS, DQS# and DM for x4 configuration ·DQ, DQS, DQS#, DM, TDQS and TDQS# for X

DDR3 SDRAM Package Pinout Description

静态时序分析（STA）中典型路径总结

前几天不断有一些大三已经结束准备升大四的同学过来找我，原本以为他们是想找我聊聊保送研究生的事呢。毕竟现在终于正式升了副教授了，有正式的招生资格了（虽然已经指导了多届研究生，大多数都有不错的前途，之前也有所介绍）。结果这些同学却都是来找我咨询...

CYCLONE V是2012一批产品了。我当时记得只用了普通逻辑设计。没有带收发器的功能设计。现在带了收发器，所以有必要总结下设计要点。 1. cycloneV的 内核电压是1.1v，收发器也是1.1v，这个需要主要有个上电时序要求。...

DIMM（Dual Inline Memory Module，双列直插内存模块）与SIMM(single in-line memory module，单边接触内存模组)相当类似，不同的只是DIMM的金手指两端不像SIMM那样是互通的，它们各自独立传输信号，因此可以满足更多数据信号的传送需要。同样采用DIMM，SDRAM的接口与DDR内存的接口也略有不同，SDRAM DIMM为168Pin DIMM

随着数字存储设备数据传输速率越来越快，拓扑结构对于信号质量的影响越来越大，对于DDR3数据传输速率已经达到1600Mbps以上，设计采用fly-by拓扑结构，但是在使用的过程中我们需要注意一些问题，否则会带来严重的信号完整性和时序问题，导致设计跑不到想要的高速率。

工程目的本文章继续EDK之路（7）的工程，在EDK之路（7）中，已经把硬件平台搭建好了。现在要做的就是在SDK中建立一个C工程，来配置需要配置的端口。并最后下板，用chipscope检测结果。SDK操作补充说明sdk的一般流程在之前的文章中...

DIT-FFT至简设计实现法1、 DIT-FFT算法的基本原理有限长序列的N点DFT定义为：,式中。DFT在实际应用中很重要，但是如果直接按DFT变换进行计算，当序列长度N很大时，计算量会非常大，所需时间也很长，因此常用的是DFT的一种...

Burst Length为固定的BC4和BL8，它们在“on the fly”能够和读命令或者写命令通过A12/BC引脚进行选择。