发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、浮点定点转换、平方根等……目前加法、乘法已完成调试，除法、浮点定点转换和平方根等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……

发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、浮点定点转换、平方根等……目前加法、乘法已完成调试，除法、浮点定点转换和平方根等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……

本文以基于PXI平台的Marvin Test Solutions 3U FPGA板卡GX3500为设计对象，通过设计实例讲解如何使用寄存器级读&写控制FPGA，并提供FPGA设计相关文件(如SVF)和软件控制例程。概述了如何使用GX3500设计128通道的静态I/O。此设计实例配置为4组32通道双向引脚，双缓冲结构支持同步更新128通道逻辑状态的读和写。使用Altera Quartus II软件。

勇敢的芯伴你玩转Altera FPGA连载5: Altera、Xilinx和Lattice特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD Altera、Xilinx和Lattic...

特权同学倾情奉献海量FPGA学习资料 链接：http://pan.baidu.com/s/1bptgnKF下载器安装说明 链接：http://pan.baidu.com/s/1dFNXvrV SF-AT7 USB3.0+LVDS+FPGA开...

勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD Verilog与VHDL说到FPGA，我们一定关心它的开发方...

在今年的 Hot Chips 2017 会议上，微软推出基于 FPGA 的超低延迟计算平台 Brainwave，用于在云端加速深度学习。该平台采用英特尔 Stratix 10 FPGA，经测试得出，Brainwave 不需要任何 batch...

前几天写了一篇关于CORDIC算法的文章，可能关于K值并没有说的特别清楚，今天刚好遇到有人问我这个问题。正好借此机会来详细说明一下。首先，之前的文章是：http://blog.chinaaet.com/justlxy/p/510005227...

勇敢的芯伴你玩转Altera FPGA连载3: FPGA、ARM和DSP特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD FPGA、ARM和DSP与ASIC相比，FPGA、ARM和...

CORDIC算法最初设计用于使用硬件逻辑解决向量旋转计算的问题。其基本思想是使用迭代的方法，将原本的浮点乘法和三角计算转换为简单的减法、加法、移位和查表等操作，从而大大地提高计算效率。随着FPGA技术的发展，CORDIC算法被越来越多地被应用于FPGA上，来解决一些图像处理，数值计算等领域的问题。

勇敢的芯伴你玩转Altera FPGA连载2: FPGA、ASIC和ASSP特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD FPGA、ASIC和ASSP抛开FPGA不提，大家一定...

FPGA中有符号数和无符号数的加法运算首先定义一个B比特的二进制数：x=a_(B-1) a_(B-2)…a_1 a_0 （1）verilog HDL表示正数就按一般的规则即可，这里主要讲如何表示负数？ 无符号数将（1）转换成十进制为：D=∑...

勇敢的芯伴你玩转Altera FPGA连载1：FPGA是什么特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD FPGA是什么简单来说，FPGA就是“可反复编程的逻辑器件”。如图1....

把之前在CSDN上的博客搬到这里来！http://blog.csdn.net/tutu1583?viewmode=contents

为什么写这篇博文呢？因为鄙人无意中发现了一个有趣的问题，所以和大家分享一下。其实加法器是很简单的东西，大部分人可能并不注意其在FPGA的具体实现方式。一般情况下，对于简单的加法运算（如三个4bits的数相加），大部分人都是在HDL中直接使用...