SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得Syst...

勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件结构 下特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 说了这么多理论，估计大伙都有些头大...

今天来聊点有意思的东西，FPGA开发者或者数字IC开发者常用的HDL仿真器的基本原理。即Modelsim、ActiveHDL等仿真器的基本原理。

昨天无意中发现一本书，花了几个小时仔细阅读了一下，感觉还不错，推荐给大家。这个本书的风格和杭州电子科技大学的潘松老师出的《EDA技术实用教程——Verilog_HDL版》的风格比较相像，不是一本单纯的Verilog语法书，而是用很多简单的例子来分析Verilog的语法特性。书的作者是一个印度人，分别在Shivaji University（希瓦吉大学）和Indian Institute of Tec

本次公开课主题： 无论是学习还是工作中，难免都要阅读他人的代码。但这一过程许多人都感觉非常痛苦：不明白作者的意图，不明白为什么要有这个信号，这个信号有什么用，作者到底是如何想到这个信号的。理解代码都非常困难，更别说是定位问题，修...

前面的一篇文章中介绍了两种插值方法，最近邻插值和（双）线性插值：http://blog.chinaaet.com/justlxy/p/5100052604

好久之前挖的坑，今天终于给填上了，本文所介绍的平方根运算的VHDL源码来自OpenCore，有兴趣的可以自行下载阅读。本想直接找一个Verilog版本的，来参考参考的，结果找了好久都没有找到……于是乎，花了两天时间补习了一波VHDL，勉强能够看懂写的是嘛意思了……至于VHDL，实在是无力吐槽了，太变态了，还是Verilog好，哈哈哈……

勇敢的芯伴你玩转Altera FPGA连载27: 内里本质探索——器件结构 中特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 接下来我们再了解一下器件中最小的功...

智能时代的到来，令芯片的需求与日剧增。中国每年均需消耗占全球四成以上的芯片，成为最大的芯片需求国。据海关总署数据，截至2017年10月底，本年度中国集成电路进口金额已高达2071.97亿美元。由于部分芯片还存在需求缺口，实际需要进口的芯片比...

勇敢的芯伴你玩转Altera FPGA连载26：内里本质探索——器件结构 上特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 在第1章里，我们已经讨论了FPGA的...

勇敢的芯伴你玩转Altera FPGA连载25：组合逻辑与时序逻辑特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 数字电路按照逻辑功能一般可以分为组合逻辑和时序...

勇敢的芯伴你玩转Altera FPGA连载24：表面现象揭秘——逻辑关系特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 神奇的0和1，缘何能够如此的变化多端？从...

MIPI扫盲博文目录篇，主要内容包括D-PHY、CSI-2、DSI、DBI、DCS和Lattice CrossLink等内容。

Clarity提供的MIPI D-PHY IP主要有两种，一种是Module（不需要License），另一种是正式的IP（需要License）。如下图所示：

CrossLink是Lattice公司近期发布的一款主要面向MIPI接口的，采用40nm工艺制造的FPGA。CrossLink内部拥有1个或者2个MIPI D-PHY的硬核（还可以再使用Soft Core IP再实现一个D-PHY），并支持MIPI DPI、MIPI DBI、MIPI DSI、MIPI CSI-2、SLVS200、SubLVDS、HiSPi、CMOS camera接口等多种协议或者