使用sv做设计一年多了，本文给出一些verilog没有的，systemverilog新引入的，实用的功能，这些功能都是我经常用到的。

PMI (Parameterized Module Instantiation) ，即参数模块实例化，是一种便捷的例化Lattice标准Module的方式。从功能实现角度来说，PMI能够实现的，IPexpress（或者Clarity）都能够实现；从使用的角度来说，例化PMI模块，和我们平时例化其他的模块，几乎没有任何区别。

1.腾讯课堂第一课-fpga设计法SPI接口设计2.腾讯课堂第二课-SCCB接口、AD采集接口设计3.如何读懂别人的代码4.算法的verilog实现-FIR滤波器的设计实现5.FPGA原码补码运算_fpga学习6.基于FPGA小数的加减法实...

勇敢的芯伴你玩转Altera FPGA连载41：基于仿真的第一个工程实例之Verilog源码文件创建特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 下面我们就来创建工程顶层文件，...

勇敢的芯伴你玩转Altera FPGA连载40：基于仿真的第一个工程实例之新建工程特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 双击电脑桌面上的“Quartus II 13.1...

hello，everbody，我建了一个QQ群，专门用来讨论在FPGA上实现图像、视频编解码的各种算法的，感兴趣的来加群啊

最近几天在Lattice的EVDK开发板上验证调试了Video Frame Buffer的IP，期间遇到一些问题，在大牛的帮助下，终于解决了，今天来分析总结一下。

勇敢的芯伴你玩转Altera FPGA连载39：Verilog代码风格之提升系统性能的代码风格特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 下面要列举的代码示例是...

最近在调试DDR3的时候遇到一个奇怪的问题，经过一段时间的排查定位，最后发现是Reveal引起的，下面来简单地总结一下。

勇敢的芯伴你玩转Altera FPGA连载38：：Verilog代码风格之双向管脚的控制代码特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 对于单向的管脚，输入信号或者输出信号，...

勇敢的芯伴你玩转Altera FPGA连载37：Verilog代码风格之同步以及时钟的设计原则特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 有了前面的铺垫，大家应该明白了寄存器...

FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么

勇敢的芯伴你玩转Altera FPGA连载36：Verilog代码风格之寄存器电路的设计方式特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 上一章节中也已经基本...

https://wxbc2d59cfc5ce7bb7.h5.xiaoe-tech.com/content_page/eyJ0eXBlIjozLCJyZXNvdXJjZV90eXBlIjoiIiwicmVzb3VyY2VfaWQiOiIiLC...

勇敢的芯伴你玩转Altera FPGA连载35：Verilog代码风格概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 所谓的设计习惯和代码风格，主要是指工...