最新博文
0
推荐 16085
阅读
推荐 16085
阅读
新中有旧，旧中有根——数电改革的前途？
清华大学闫石老师的书，相信很多学校都在用。王红老师呢，是现在清华大学数电方面教学的负责人，也是闫石老师的接班人。这次西南地区电子技术、电子线路研究会上，清华大学的王红老师介绍了清华大学数电改革的经验。清华的经验被王老师概况起来就是十六字方针...
0
推荐 1361
阅读
推荐 1361
阅读
在GX3500_GX3700G_X3700e FPGA仪器中如何使用中断
本篇文章主要介绍在FPGA设计中如何使用本GXFPGA驱动创建一个中断事件/请求。
0
推荐 1931
阅读
推荐 1931
阅读
0
推荐 1530
阅读
推荐 1530
阅读
勇敢的芯伴你玩转Altera FPGA连载89：FPGA片内异步FIFO实例
勇敢的芯伴你玩转Altera FPGA连载89：FPGA片内异步FIFO实例特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 功能概述 该工程实例内部系统功能框图...
0
推荐 1388
阅读
推荐 1388
阅读
勇敢的芯伴你玩转Altera FPGA连载88：FPGA片内片内FIFO实例
勇敢的芯伴你玩转Altera FPGA连载88：FPGA片内片内FIFO实例特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 功能概述 该工程实例内部系统功能框图如...
0
推荐 1352
阅读
推荐 1352
阅读
勇敢的芯伴你玩转Altera FPGA连载87：FPGA片内RAM实例之FPGA在线调试
勇敢的芯伴你玩转Altera FPGA连载87：FPGA片内RAM实例之FPGA在线调试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 连接好下载线，给CY4开...
0
推荐 1471
阅读
推荐 1471
阅读
1.2 Low latency(低延时)-1.3Timing（时序）
一 延时对系统频率的关系 FPGA或者说时序电路设计中，主要限制时序速度提高的因素便是延时。这里的延时指的是两个边沿触发器之间的信号传输延时或者说为了完成信号传输所需要的时间。所以需要的传输时间越长，那么这部分的时钟信号也就越慢。系统...
0
推荐 1511
阅读
推荐 1511
阅读
第一章 速度设计 1.1 High Throughput（高吞吐量）
一 章节思维导图本章节主要是对FPGA 设计过程中，衡量系统速度的三个方面来进行的讲解。这三个方面主要是系统的吞吐量，延迟，以及基本时序。本章节着重讲了时序设计过程中，优化系统的几种方式，下图1是章节思维导图。 图1 章节思维导图
1
推荐 994
阅读
推荐 994
阅读
0
推荐 2477
阅读
推荐 2477
阅读
超小型CPU设计（Tiny CPU）完成
承接《超小型CPU设计（Tiny CPU）刍思》，大概一个月前我已经完成TPU设计，并用于实际工程，比我预计的时间要快很多。按套路最终的设计和原版的想法有一般的出入。---------------------------------...
0
推荐 7577
阅读
推荐 7577
阅读
0
推荐 1204
阅读
推荐 1204
阅读
基于PXI的传统视频显示器测试解决方案
摘要Autotestcon 2010的主旨“45年的支持创新——以光速前进”，这个主旨对军用ATE系统是非常有意义的，因为它强调努力保持二分法的最先进的测试能力，同时需要支持传统的老技术 – 可能是几十年，像Autotestcon本身一样长...
0
推荐 1651
阅读
推荐 1651
阅读
勇敢的芯伴你玩转Altera FPGA连载85：FPGA片内RAM实例之RAM配置
勇敢的芯伴你玩转Altera FPGA连载85：FPGA片内RAM实例之RAM配置特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 在RAM的第一个配置页面中（...
0
推荐 2260
阅读
推荐 2260
阅读
1
推荐 6035
阅读
推荐 6035
阅读
Lattice FPGA 7:1 LVDS 接口
包括多个数据位和时钟的源同步接口已经成为电子系统中移动图像数据的常用方法。一个通用的标准是7:1 LVDS接口（用于通道连接，扁平电缆连接和摄像机连接），这已成为许多电子产品，包括消费电子设备、工业控制、医疗，汽车远程信息处理中的通用标准。如Sony的ECX337 OLED采用的就是7:1 LVDS的接口。7:1 LVDS信号示意图如下：
