有这么一个好文档“FPGA/CPLD数字电路设计经验分享”
1数字电路设计中的几个基本概念：1.1建立时间和保持时间：建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的
发表于 2012/10/16 22:49:51
阅读（3117）
【赛灵思FPGA】求ZedBoard试用测评指点....
琢磨了一下......ZedBoard上有一个网口...有人测试没有.....以前在SP6上面用过8e1111的，建立的EDK....,昨天折腾了半天下了一个ISE14.1，今天中午利用休息的时间试着建立一个znyq的工程...居然在选择器件的时候没有这个系列......想请问一下。在测试网口的时候大家用的
发表于 2012/10/16 20:41:56
阅读（5189）
第一个工程，点灯测试一下硬件
也许最近太忙了，加上国庆又放了一个长假，任何一个FPGA工程师都只到拿到FPGA的板子，第一个是写一个点灯的......moduleLED_Test(&nb
发表于 2012/10/14 22:26:52
阅读（1940）
