du520xi

有这么一个好文档“FPGA/CPLD数字电路设计经验分享”

1数字电路设计中的几个基本概念:1.1建立时间和保持时间:建立时间(setuptime)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(holdtime)是指在触发器的
Baidu
map