终于完成了图形显示硬件的搭建
终于按照自己的想法完成了图形显示平台的搭建，以后可以在zedboard上验证计算机图形学的相关算法了。历时N久的一个东西，有了雏形之后发篇博，纪念一下~上图：做了个简单的画面，暂时只写了点、直线、园的绘制函数，其他各种图形学算法慢慢积累吧~
发表于 2013/4/8 23:55:51
阅读（3618）
【再话ZedBoard】利用EMIO连接UART至PL
前两天在Xilinx技术小组回答了一个网友的提问，涉及到EMIO的使用问题，他还没有给反馈，所以干脆自己试一试，做下笔记，算是完善了EMIO的使用方法——之前已经写过一篇和EMIO相关的文章，但侧重于GPIO的使用；这次是利用EMIO将AR...
发表于 2013/3/24 18:23:20
阅读（11697）
【再话ZED】EMIO使用笔记
前言：这篇文章其实有一半是年前在回家的火车上写的，家里上网不方便，手机试了也不行，所以就一直没有发出来，回来才补齐了程序。 踏上回家的征程了，写篇笔记打发打发漫长的旅程。 开篇想吐槽高铁…大多数城市的高铁站太偏了，而且没有配套设施。苏州...
发表于 2013/2/19 0:31:06
阅读（12100）
【再话Zedboard】如何在SDK中计算某段程序的执行时间
首先赞一下自动保存功能，今天在网页上写的，不小心关掉了，那个心疼啊，幸好有自动保存功能，成功恢复了！ 废话不多说了，直奔主题吧。 计算一段程序的执行时间主要是为了方便计算一些算法的效率，当然，如果能够计算出一段程序的执行时间，也就能够...
发表于 2013/1/30 23:18:38
阅读（13243）
【再话ZedBoard】HDMI显示测试
主题：利用PS配置ADV7511，PL产生时序和测试画面，实现HDMI显示测试。 目的：学习如何利用ZedBoard实现HDMI显示。 后续：添加帧存及相关控制，实现一个简单的图形控制器。 整体框图如下： PL部分框图如下： PS部...
发表于 2013/1/23 23:06:28
阅读（9714）
【再话ZedBoard】 如何将一个HDL文件实例化到XPS中
硬件平台：ZedBoard 开发环境：XPS + ISE 操作系统：WinXP SP3 一直说要研究官方的例子XAP792，也确实在断断续续地学习着，现在硬件基本搞明白了，在公司也已经做出了测试画面。在搭建硬件平台的时候碰到了一些问题，本文...
发表于 2013/1/19 21:17:35
阅读（8196）
【再话Zedboard】推荐一个GPU IP核
这篇文章主要是简单介绍一个叫做logicBRICKS的库，这个库包括了一些为Xilinx量身订做图形IP核，用于在Zynq-7000EPP上实现2D和3D的图形处理器(GraphicsProcessingUnits,GPU)。其实一直在纠结到底要不要推荐这款IP，最近一直在研究这个IP，已经有一段时间没研究其他东西了
发表于 2013/1/9 23:23:25
阅读（6708）
发现《一步步艰难搞定OLED》中一处错误
今天看到木易的评论，貌似她还木有看到我已经给过OLED的教程了。所以打算把OLED的驱动程序完善一下（按照之前错误的想法还需要完善），结果发现了一处错误，这处错误貌似老莫老师吐槽过了。当时他还吐槽了VBAT和VDD是高电平有效还是低电平有效，私下
发表于 2012/12/24 23:15:26
阅读（5405）
一步步艰难搞定OLED
凌晨1点半，OLED终于有显示了，唉，SDK总是出现各种错误，导致我反反复复开关SDK，甚至是重启电脑，大多数时候连RUN和Debug都没有办法进行，让我从下午6点一直熬到现在……最后发现是由于OLED复位后没有给足够的延时，导致无法写O...
发表于 2012/12/17 1:33:21
阅读（24299）
[ZedBoard测评]新建复杂IP核可能会遇到的问题
前言：本文算是对前一篇文章《IP核的结构和文件组织》的小小补充。 今天下午有个同事在新建自己的IP核时碰到了一个小问题。由于之前我已经对IP核的结构和文件组织有所了解，大致知道问题出在哪里，帮他解决了一下，做一下笔记。 ...
发表于 2012/12/14 18:19:10
阅读（5080）
[ZedBoard测评] 创建基于AXI Lite总线的vga测试IP核（三）（软件部分）
2、软件设计从PlanAhead导出硬件信息后，首先看一下SDK自动生成的system.xml文件，看看vgaIP核有木有加进来，地址是多少~看到上图的结果，就知道IP核已经添加成功了。2.1、新建工程File->New->XilinxCProject工程模板选择HelloWorld，工程名改成vga_ip_test_0，然
发表于 2012/12/14 0:08:23
阅读（10142）
[Zed测评] 创建基于AXI Lite总线的vga测试IP核(一)
前面已经做了不少铺垫工作，包括用PL实现vga测试、IP核的结构和文件组织等。今天把新建vga测试IP核的整个流程整理记录一下。由于我没用做过全流程的教程，总是引用其他前辈的文章，今天打算做一个完整的文档。主要目的：学习AXILiteIP核的新建和调用，同时给出了一个完
发表于 2012/12/12 23:48:11
阅读（5498）
[ZedBoard测评]阶段小结
这几天，零零散散地做了一些测试，对于PS和PL的单独使用，PS和PL的协同工作，IP核的设计和加载都有了一定程度的了解。由于以前没有接触过Xilinx，所以对于ISE、PlanAhead、XPS、SDK等诸多开发工具都是从头学起，这次参加ZedBoard测评活动，大大缩短了我的学习周期
发表于 2012/12/11 22:03:41
阅读（4801）
[Zed测评] Xilinx IP核的结构和文件组织
前几天研究了怎么利用XPS向导新建自己的IP核，从而实现PS和PL的协同工作，逻辑使用的是《PL实现简单的VGA测试》一文中的代码，整个流程还算顺利，但由于综合和实现过程中出现了几个貌似和引脚分配相关的严重警告，总是没法生
发表于 2012/12/11 19:47:57
阅读（8212）
[ZedBoard测评]PS+PL的VGA显示
今天自己新建了一个VGA测试用的IP核，通过AXI-LITE总线和PS连接在一起作为硬件平台。串口向PS发送测试画面选择命令，PS根据接收到的命令，生成对应的测试画面。涉及到的知识主要有基于AXI-LITE总线的IP的新建，M
发表于 2012/12/10 0:13:40
阅读（12842）
