cuter

[ZedBoard测评] 创建基于AXI Lite总线的vga测试IP核(三)(软件部分)

2、软件设计从PlanAhead导出硬件信息后,首先看一下SDK自动生成的system.xml文件,看看vgaIP核有木有加进来,地址是多少~看到上图的结果,就知道IP核已经添加成功了。2.1、新建工程File->New->XilinxCProject工程模板选择HelloWorld,工程名改成vga_ip_test_0,然

[Zed测评] 创建基于AXI Lite总线的vga测试IP核(二)(巨长,慎入)

接着上篇来,这篇处理完所有硬件相关的东西,本来想把软件部分一起发,结果实在太长,自己都受不了了~再开个(三)吧!1.3、创建PL系统(vga测试IP核)1.3.1、利用向导新建IP核Step1)在XPS(XilinxPlatformStudio)中选择Hardware菜单下的CreateorImportPeripheral...选

[Zed测评] 创建基于AXI Lite总线的vga测试IP核(一)

前面已经做了不少铺垫工作,包括用PL实现vga测试、IP核的结构和文件组织等。今天把新建vga测试IP核的整个流程整理记录一下。由于我没用做过全流程的教程,总是引用其他前辈的文章,今天打算做一个完整的文档。主要目的:学习AXILiteIP核的新建和调用,同时给出了一个完

[ZedBoard测评]阶段小结

这几天,零零散散地做了一些测试,对于PS和PL的单独使用,PS和PL的协同工作,IP核的设计和加载都有了一定程度的了解。由于以前没有接触过Xilinx,所以对于ISE、PlanAhead、XPS、SDK等诸多开发工具都是从头学起,这次参加ZedBoard测评活动,大大缩短了我的学习周期

[Zed测评] Xilinx IP核的结构和文件组织

前几天研究了怎么利用XPS向导新建自己的IP核,从而实现PS和PL的协同工作,逻辑使用的是《PL实现简单的VGA测试》一文中的代码,整个流程还算顺利,但由于综合和实现过程中出现了几个貌似和引脚分配相关的严重警告,总是没法生

[ZedBoard测评]PS+PL的VGA显示

今天自己新建了一个VGA测试用的IP核,通过AXI-LITE总线和PS连接在一起作为硬件平台。串口向PS发送测试画面选择命令,PS根据接收到的命令,生成对应的测试画面。涉及到的知识主要有基于AXI-LITE总线的IP的新建,M

[Zedboard测评] 使用PL实现简单的VGA测试

硬件平台:Zedboard开发工具:ISE14.2(ProjectNavigator)用WindowsLiveWriter写的,感觉方便了很多,不知道效果咋样~之所以先用PL做VGA显示测试,是为接下来设计VGA显示控制IP核打基础,首先设

[Zedboard测评] 波特率,我偏要9600——Zynq串口详细分析

之前的一篇博文已经写了一些文字,主要讨论Zynq启动流程:在实现一个简单的串口打印“HelloZedboard!”前,开发工具已经为我们做了很多工作,其中当然包括串口初始化,具体如何实现串口打印“HelloWorld!”已经有很多人写过,我

ISE 14.2、14.3 下载地址(非Xilinx官方下载)

这两天想在官网下载ISE14.2或者14.3,总是打不开链接,顶多能进入填写资料的页面……唉,也不知道是资源问题还是我RP有问题。找了好久才找到下载资源,现在把ISE14.2的种子传上来,给出ISE14.3的下载链接,方便有需要的人下载。&nb

[Zedboard试用测评] 我眼中的Zynq

写在前面:今天和木易沟通了一下,在活动仅余的几天中能够体验一下ZedBoard测试板,谢谢她啦!希望板子能早点到~本文主题:主要想写一下自己对Zynq的看法。&nb

Zynq启动过程探讨--进入main函数前我不了解的事

写在前面:本人纯属菜鸟,不敢保证自己的观点正确,各位看官多指教。本文讨论的主题是zynq启动过程。阅读本文要对ZynaEPP有那么一点点了解,最好使用过Xilinx的PlanAhead、EDK、XPS、SDK开发工具,我用的版本是14.2。建议阅读本文前先看一下pkilllo前辈的一篇文章《ZEDB
Baidu
map