【原创】在FPGA中使用for循环一定浪费资源吗？
发表于 2015/11/9 1:06:38
阅读（2938）
【原创】在verilog中调用VHDL模块
发表于 2015/10/20 22:59:31
阅读（5635）
【原创】第一次见到的Verilog HDL语法
最近在看代码的时候，不小心发现了在表示变量位宽范围时用到了+:、-:这样的符号。这种用法还是第一次见到的，也许是我太孤陋寡闻了。经过一番的查询，终于知道了它的用法和意义了。它的表示方法如下所示：a[j+:k];或&n
发表于 2015/7/19 0:23:05
阅读（4767）
