一、简介

通常情况下，每当用硬件描述语言（HDL）设计完逻辑电路之后，我们接着要做的一件非常重要的事情就是对逻辑电路的功能进行仿真。那用什么软件对其进行仿真呢？笔者用得比较多的是Mentor公司的modelsim，他是业界最优秀的HDL仿真软件。而大多数人习惯基于它的图形界面操作来对逻辑电路进行仿真。这些操作看似简单方便，殊不知图形界面仿真会消耗很多时间，尤其仿真大量数据时该现象会特别明显。这时我就在想，有没有什么办法既可以达到仿真的目的又可以减少仿真的时间呢？想了想，办法还是有的，就是搭建一个统一的验证平台，即需要观察仿真波形时，用图形界面方式；当仿真大量数据时，用命令形式。

二、验证平台的架构

该平台是基于批处理、脚本、一键化的可运行于图形界面或命令形式的仿真机制的。图1所示为验证平台的文件组织架构，下面将分别对各文件夹的作用进行介绍。

图1 验证平台文件组织结构

1、 test

验证平台的顶层文件夹。

2、 rtl

存放rtl的文件夹。

3、 verify

存放与验证相关的文件夹。

4、 run

存放与启动modelsim仿真相关的批处理文件。

5、 script

存放与modelsim仿真相关的脚本文件。

6、 testbench

存放测试文件。

7、 log

存放modelsim仿真过程中产生的垃圾文件。

三、验证平台的运行机制

验证平台的运行机制如图2所示，通过批处理和脚本文件之间的调用、传递参数来启动仿真的。其中do文件的执行顺序如图3所示。

图2 验证平台运行机制

图3 do文件执行顺序

首创于电子技术应用网站，未经同意不得转载~~