CrazyBingo

每次想要什么功能，总是找软件，死要命的找，比方说上位机、字模提取软件等等。可是，你又听说过mif文件生成软件嘛？？当年要在液晶上显示东西，字库很大，回头大。假如说64*64的单色的图片，那你需要在QuartusIIMemoryInitialzationFile手工输入，需要输入4096个值，等

学FPGA也这么久了，会了VHDL，那时候没有时序逻辑、组合逻辑的概念；之后又会了Verilog，一开始还是没有理解时序逻辑、组合逻辑，做东西的时候，发现总是有缺陷。曾经有次因为4.3inchLCD遇到过郁闷的问题，像素点用时序逻辑和组合逻辑都可以，但是不知道到底用什么；再

考虑到成本意识实现的简易方案，用R-2R电阻网络模拟DAC替换ADV7123视频转换芯片。本以为这边只是简单的分压，等我看的越多的资料，搞的越深，才发现，这边学问还真大：先参考一下人家的几个图，做一下对比特权艾米DE1红色飓风小马哥本人，CrazyBingo，今日，要设计一个1

吃晚饭，看特权哥的logic_analysis，突然看到了一点，不理解，那是什么表达方式啊，云里and雾里……为什么要那样触发三次，我知道那是三个触发器，dff，但是不知道为什么要这样做，下面的assign，也不理解，晕乎乎群里，碰到了两高手，让我醍醐灌顶，茅塞顿

最近又重新拿起了VGA，因为需要要把像素点绝对的精确，因此……在显示汉字的时候，很郁闷很郁闷的问题，怎么老是在最左边显示了汉字最右边的一列呢？？？怎么都想不通，郁闷……程序如下：很郁闷，明明是对的，可是为什么是错的呢？？崩溃，怎

1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的

郁闷了1天，为什么不行呢，苍天无眼，我该如何面对……不就是想通过单片机给个信号嘛，使得Verilog工程里面的某些变量复位，使得MCU—FPGA联调更加的智能和谐，可是，可是……为啥仿真行的，实际验证就一直为0，一直就不行了呢？郁闷省略

做频率计，高频的，250M左右没问题，再次测试，可是实验室没有20M以上的信号源给我用，怎么办办呢？？在嚎啕大哭的时候，难言，只能用FPGA产生频率给CPLD来接收，250M没问题吧。CLK_Deaign=Matlab_Keys+CLK_Generater;在这个过程中发现了好多问题（1）Matlab_Keys（2）C

想当年校赛的时候，题目200K的任意波，而我却眼高手低，说要突破10M，信誓旦旦。然则，终究，还是，失败了。最后还是用了DAC0832做了400K的。郁闷以及悔恨。究其原因，只有一个答案，眼高手低！当然，那时候几天不睡觉，人也傻逼了。虽然得了个2等，但是丝毫没有自豪感

“虚短”、“虚断”和“虚地”三个概念主要用于分析（理想）集成运放器的工作状态由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80dB以上。而运放的输出电压是有限的，一般在10V～14V。因此运放的差模输入电压

阻抗匹配：终端电阻在通信中的作用：终端电阻是为了消除在通信电缆中的信号反射。在通信过程中，有两种原因因导致信号反射：阻抗不连续和阻抗不匹配。阻抗不连续，信号在传输线末端突然遇到电缆阻抗很小甚至没有，信号

摘要在FPGA/CPLD设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛.从小型电