Avalon-MM____IP 探索，尝试，设计
这段时间看了点ip的东西，发现自己不懂的越来越多，搞个ip搞了我好多时间，也没人能系统的教我，资料也没有完全的（可能能力不够），恨死我了。看了大概一周，吃饭睡觉上课，脑子里面都是QuartusII10.1,SOPC,NIOSII的身影…..一直在Try，Try，Try，在这之间差点崩
发表于 2011/3/30 10:19:48
阅读（9638）
qii, sopc, nios ii 10.1 IP核设计，LED验证死活不行，感觉很神奇
学sopc也有个很长一段时间，最近第一次自己设计IP核。参照了艾米的自定义IP核：SRAM,12864的例子，以及黑金的PWM的例子，同时看了两本书，以及《Avalon-MMInterfaceSpecialtion》，最后按部就班设计，为了验证，先从简单的开始，可是sram好像可以，lcd1602和led都不行，
发表于 2011/3/30 10:17:59
阅读（2641）
Avalon-MM____SRAM IP Design
存储器SRAM的Avalon-MM设计，根据SRAM:IS61LV51216AL-10TI数据手册，设计如下Avalon-MM接口（1）verilog代码moduleCrazy_SRAM#(parameterDATA_LEN=16,parameterADDR_LEN=19)(input
发表于 2011/3/24 15:23:49
阅读（2851）
MM的静态寻址和动态寻址
静态地址边界是由主端口数据宽度决定的字地址。（1）对具有8位数据宽度的主端口，静态地址边界落在地址0x00,0x01,0x02,0x03…（2）对于具有32位数据宽度的主端口，静态地址边界落在地址0x00,0x04,0x08,0x0C…每个地址就8个字节，即一个字，一次操作就一个字
发表于 2011/3/13 16:23:49
阅读（2691）
Avalon-MM 阿窝龙妹妹应用笔记
AvalonInterfaceSpecialhttp://www.altera.com.cn/literature/manual/mnl_avalon_spec.pdfAvalon总线是SOPC硬件系统的重要组成部分，了解龙妹妹总线的特点、信号以及传输模式等，是构建SOPC硬件系统、开发自定义外设IP的基础。Avalon接口规范定义了外设和Avalon开关互联
发表于 2011/3/13 14:27:59
阅读（3712）
嵌入式逻辑分析仪SignalTap II 设计范例
嵌入式逻辑分析仪—SigbalTapII，脱离软件仿真，嵌入式逻辑分析仪，多通道数据测试，在没有外置logic的时候。还是比较爽的事情本例中用正弦波、三角波、锯齿波、方波波形数据为参考，简要讲解SignalTapII（1）新建工程，引脚配置：，RTL图如下（2）新建SignalTapII
发表于 2011/3/13 14:17:58
阅读（4659）
算了，那么多人问我VGA，我还是满世界免费发放吧，那么懒
时序：http://tinyvga.com/vga-timingVerilog设计：vga_desin->vga_display->vga_driver层层递归（1）顶层不说了，你懂的（2）vga_diaplay:读取行列值，给颜色就可以，发挥你的想象力/*******所有代码仅在lcd_display改写即可******///LCDVGA接口都一
发表于 2011/3/13 14:11:59
阅读（2967）
Altium Designer Winter 09 Rulse Design
AltiumDesignerWinter09RulesDesign很多人设计的PCB板子去厂家做了回来之后发现很戳，一直埋怨厂家的戳，可实际上自己不一定按照厂家的规则来。在此我根据jiaXX的规则发表个人对Rules的见解：根据所谓最XX的PCB制作厂家：jiaXX的工艺标准：以及综合AliumDsignerWinter09
发表于 2011/2/28 15:04:42
阅读（5160）
ModelSim ALTERA 6.5b 下载安装以及使用
下载地址ftp://ftp.altera.com/outgoing/release/，拖进迅雷，快速且可以断点续传。根据网友牙缝的说法：ase是alterastartedition，是入门版，freeae是alteraedition，是nb版，需要破解，此处我安装9.1sp1的modelsim_ae_windowns，破解我找到了会上传一、傻瓜式安装不需
发表于 2011/2/28 14:59:43
阅读（3650）
SetTimer函数的用法（转载）
什么时候我们需要用到SetTimer函数呢？当你需要每个一段时间执行一件事的的时候就需要使用SetTimer函数了。使用定时器的方法比较简单，通常告诉WINDOWS一个时间间隔，然后WINDOWS以此时间间隔周期性触发程序。通常有两种方法来实现：发送WM_TIMER消息和调用应用程序定义
发表于 2010/12/27 16:23:41
阅读（2216）
FPGA你必须知道的那些事儿
转载地址：http://www.cnblogs.com/yuphone/archive/2010/10/28/1863822.html我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识，但是非常不幸
发表于 2010/12/14 16:43:57
阅读（2377）
时序分析，重中之重，柳暗花明又一村 搞定美女了
问题：AET：http://blog.chinaaet.com/detail/14402.htmlAET：http://blog.chinaaet.com/detail/14472.htmlOURAVR:http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4437397&bbs_page_no=1&search_mode=1&search_text=VGA&bbs_id=9999经过了无数个无眠
发表于 2010/12/14 16:42:52
阅读（2724）
影响FPGA设计中时钟因素的探讨
发表于 2010/12/13 16:43:43
阅读（2331）
门控时钟与多扇出问题解决方案
发表于 2010/12/11 17:31:30
阅读（14655）
EP2C8Q PLL深入浅出解析
每个PLL有三个全局时钟网络，但是其中一个（c3）同时也可以作为外部时钟（atthesametime）这是否是说c0c1只能作为全局时钟，不能作为外部时钟呢？？？实际测试可以作为外部的，tellmewhy？（1）call看了那么那么多还是没搞懂复位时钟引脚什么概念跟全局时钟
发表于 2010/12/9 15:33:40
阅读（12592）
