CrazyBingo

Layout 3W原则 20H原则 五五原则

3W原则:这里3W是线与线之间的距离保持3倍线宽。你说3H也可以。但是这里H指的是线宽度。不是介质厚度。是为了减少线间串扰,应保证线间距足够大,如果线中心距不少于3倍线宽时,则可保持70%的线间电场不互相干扰,称为3W规则。如要

ITU-R BT.656 协议

ITU-RBT.601和ITU-RBT.656国际电信联盟(InternationalTelecommunicationUnion)无线通信部门(ITU-R)制定的标准。严格来说,ITU-RBT.656应该是隶属ITU-RBT.601的一个子协议。ITU-RBT.601是演播室数字电视编码参数标准,而ITU-RBT.656则是ITU-RBT.601附件A中的数字接口

YCbCr 编码格式(YUV)

YCbCr是DVD、摄像机、数字电视等消费类视频产品中,常用的色彩编码方案。YCbCr有时会称为YCC.。YCbCr在模拟分量视频(analogcomponentvideo)中也常被称为YPbPr。YCbCr不是一种绝对色彩空间,是YUV压缩和偏移的版本。YCbCr与YUV的区别正如几何上用坐标空间来描述坐标集

YUV 编码格式

YUV编码格式YUV是被欧洲电视系统所采用的一种颜色编码方法(属于PAL),是PAL和SECAM模拟彩色电视制式采用的颜色空间。在现代彩色电视系统中,通常采用三管彩色摄影机或彩色CCD摄影机进行取像,然后把取得的彩色图像信号经分色、分别放大校正后得到RGB,再经过矩阵变换

都是门控时钟和亚稳态惹的祸

都是门控时钟和亚稳态惹的祸。。。我的VGA真彩图片显示完美解决了。事情发展到了今天,终于突然脑子一亮,想当年纠结了那么久的问题,现在发现好崩溃好傻逼,如今完美解决掉了。(1)由于我再vga驱动模块中,vs的时钟使用了hs作为驱动信号,某种某种程度上由于设计数据

Altium Designer的自我阉割功能

为什么没有一个版本是没有bug的,虽然我们是暴力破解的,但是你总不能让我们以“自我阉割”为惩罚吧。。。没事就切一刀……今天6:20起床的,洗刷刷完毕就开始layout,就算再苦再累,唯有你能做的事情,那不管你愿不愿意,你必须得做…&hell

LP Wzird 10.1.1安装指南

下载地址:http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4183483&bbs_page_no=2&bbs_id=1009LPWizard官网:http://www.mentor.com/products/pcb-system-design/library-tools/lp-wizard/据说,PCBMatrixLP_Wizard被MENTOR收购了,使用普通PADS9.0以上的破

Bingo教您自制绿色软件

很晚了,可是我怎么灰常的有激情,这时候有个邪恶的想法,不想安装,那就找绿色版。可是某个人是在好的有点过分了(`YY.&.HH`),他叫我自制绿色软件,我直接写个博客表示衷心的感谢和诚挚的问候(1)首先自己电脑上安装该软件,这里我用拷贝王kisgCopy为例。

误操作Ghost整个硬盘,FindAndMount & DiskGenius解决方案

由于电脑曾经到现在装过多次以及多个版本的QuartusII,现在QuartusII10.1SP1把我给折腾了,于是一气之下,在注册表查找跟它有关的东西,删错了整个注册表与之相关的内容,但是之后重新启动,出问题了,可能是我误删了注册表,出现“0*004874ac指令引用的0*01d8c000

Avalon-MM____IP Design 心得体会

终于,我学会了一点点,阿窝龙妹妹,这些天,一直很心烦,苦恼,难耐,都是这个龙妹妹陪我走到了现在,谢谢你。。在这之间感触最深的,就是“无助”,或者说“不甘心”,有很多人不会,你觉得大家同样傻X,又有些NX的人会,可是他很高傲,懒得知指

Avalon-MM____SD_CARD IP Design

(1)verilog代码/*********************************************************************ModuleName:Crazy_SDCARD*Author&n

Avalon-MM____LCD1602 IP Design

(1)verilog代码/*********************************************************************ModuleName:Crazy_LCD1602*Author&

Avalon-MM____KEY_LED IP Design

(1)verilog代码/*********************************************************************ModuleName:Crazy_KEY_LED*Author&

Avalon-MM____LED IP Design

(1)verilog代码/*********************************************************************ModuleName:Crazy_LED*Author

Avalon-MM____KEY IP Design

(1)verilog代码/*********************************************************************ModuleName:Crazy_KEY*Author
Baidu
map