作者：Clive Maxfield

2012年06月06日

http://www.eettaiwan.com/ART_8800668577_480202_TA_ad92f1e9.HTM

最近，有關2.5D和3D IC的文章在網路上頻繁出現。只要稍微搜尋，就會看到許多標題包含‘3D IC’的其它文章，但當我深入研究後發現，這些文章討論的其實只是2.5D IC。

當然，在賽靈思(Xilinx)公司的Mike Santarini看來，最近推出的2.5D IC不只是針對3D IC的過渡產品，它確實是一種有必要存在的製程。

問題是，在這一領域中存在許多困惑。在與人們的交談過程中我發現，他們若不是對3D IC非常瞭解，就是仍有迷惑。因此，我決定就這個主題發表一下我的看法。以下只是“我的一些粗略想法”，你可以不必認同我的想法，但歡迎你發表意見共同交流。 但在我們進一步討論並妄加聲明之前，讓我們先花點時間瞭解一下本文標題中的‘101’意思。其實，對美國讀者來說‘101’的意思非常明瞭，但其他國家的人可能會不知其所以然。如果不知道其背後的確切含義，可能會影響到他們對後文的理解。事實上非常簡單。這個詞在美國大學裡很常見，用來代表不同的課程號：第一年是100系列課程，第二年是200系列，第三年是300系列，以此類推。-01課程是最簡單的課程，或者是每個人必須學的基礎課，因此‘某事101’指的是基本介紹。因此，不會太難理解，對吧？

每一種晶片都有其封裝形式

好吧，讓我們從頭開始。就在不久前，像高性能邏輯、較低性能邏輯、記憶體和類比/射頻等不同功能，都是以單獨元件方式實現的，它們都有各自的晶片封裝，如下圖所示：

圖1：使用個別封裝晶片的PCB圖。

這種方法有諸多優勢，比如不同晶片公司可以集中精力開發屬於他們專業領域的元件。另外，每個晶片可以採手最合適的製程節點。舉例來說，高性能數位邏輯晶片可以採用最新最好(並且更昂貴)的技術節點，而較低性能的數位邏輯元件可以使用較早(價格更合理)的製程技術。

當然，這種方法也有缺點，比如最終電路板會較大、較重，消耗較大功耗等。而且電路板上的每個焊接點也是個潛在故障點。另外，這種方法對性能有很大影響，因為訊號在電路板上從一個晶片封裝傳輸到另外一個封裝需要相對較長的時間。

多晶片模組(MCM)和混合晶片

大約從20世紀90年代開始，市場上推出了被稱為多晶片模組(MCM)的元件。就我記憶所及，這些元件一般是在相同的封裝基板上安裝許多數位晶片。封裝基板(即基底層)有許多種材料，範圍從矽到超薄層壓板(如小型印刷電路板)都包含在內。除了MCM外，還有混合元件(實際上混合元件要領先MCM好幾十年)。我之前就在《Bebop to the Boolean Boogie(非傳統電子指南)》一書中就曾經談到：混 合一詞的定義是‘各種類型混合之下的產物’。許多人都同意，這是對稱之為混合產品的電子類別的貼切描述，這種產品將互連和封裝技術深度混合在一起。在電子術語中，混合產品由安裝在稱為基板的單個絕緣基層上的一組元件組成。典型的混合元件可能包含許多封裝或未封裝的積體電路以及電阻、電容和電感等各種分離元 件，所有元件都直接附著在基板上。元件之間的連接在基板表面實現。像電阻和電感等一些元件也可能直接製作在基板表面。

系統單晶片(SoC)元件

下一步是製作系統單晶片(SoC)元件，在這種元件中所有功能都在單個晶片上實現，如圖2所示：

圖2：一顆系統單晶片(SoC)元件的PCB圖。

每個人對SoC的具體組成都有不同的定義。數位邏輯設計師認為SoC包含一個或多個處理器核心、記憶體模組、週邊設備功能和硬體加速器，所有這些元件都製作 在同一個矽晶片上。相較之下，在從稍高角度看待事物的系統架構師等人看來，SoC是在同一晶片上整合了數位邏輯、記憶體和類比/射頻功能的單顆元件。SoC 的優勢是可以用最低的功耗獲得最高的性能——至少元件的數位部份可以做到這一點。缺點是這些元件的製作相當複雜，極耗資源和時間。另外，將類比和射頻功能 增加到放置數位邏輯的同一晶片上可能意味著：a)如果使用專用製程實現，那麼類比/射頻功能無法達到可能的最最佳化程度；b)你可能遇到所有各種雜訊和隔 離問題。另外一個考慮因素是未來為了升級現有功能或增加新功能而重新修改設計所需的時間和費用。

在繼續下文之前，我想指出的 是，在時間軸上事實不像我上面所說的那樣‘黑白分明’。事實上更像是‘灰色的污點’，不同公司會在不同時間推出不同的封裝。例如，你可能認為將晶片直接放 到電路板上的概念——板上晶片(COB)——是相對較新的，但我們[當時我工作的公司]早在1980年就開始做這個了。總之，當我在說類似“這種技術在 20世紀90年代早期開始問世，在20世紀90年代末逐漸退出市場”的事情時，很可能有些公司在這個時間點之前就在做這種技術，而其它公司可能至今仍在做 這種技術。

系統級封裝(SiP)元件

俗話說，“失去的終會回來”，廣義上的意思是在經過了某種迴圈後 ，一些事物的狀態最終又回復到其原始狀態。這正是我思考系統級封裝(SiP)概念的方式，這個名稱其實在2000年左右就開始吸引人們的注意力，它可能被許多人認為是多晶片模組(MCM)的現代化身。SiP是將多個晶片和/或晶片級封裝(CSP)元件安裝在共同基板上，並透過基板將這些元件連接在一起。基板及元件隨後被放在(或嵌入)單個封裝中，如圖3所示：

圖3：使用系統級封裝(SiP)元件的PCB圖。

這種方法與系統單晶片(SoC)相較有多方面的優勢，包括可以在同一封裝內整合類比、數位和射頻(RF)晶片，而且每個晶片都可以使用該領域最合適的製程。 設計師還能採用許多現成的晶片加上有限數量的、相對小型的、內部開發的元件。另外，當未來因升級現有功能或增加新特性而需重新投片時，只需要修改晶片中的 子集即可。

雖然我們正討論的是SiP，但值得注意的是，根據特定應用要求，有非常多種基板可供SiP元件使用。以下是一些較常見的類型：

（1）層壓板，例如帶銅線和銅穿孔的精細印刷電路板。這些電路板通常採用FR4或聚醯亞胺製造，一般包含5個至25個走線層。

（2）陶瓷基板，其中一些與混合元件使用的基板非常類似，也就是說，是由單層無縫陶瓷片製成的，承載著使用厚膜或薄膜製程(或兩者的混合製程)製作的走線。然而，很大部份陶瓷多晶片模組是共燒種類，它們使用氮化鋁或氧化鈹等材料製成，可以包含幾百層。

（3）陶瓷、玻璃或金屬基板都覆蓋有一層電介質材料，如聚醯亞胺。這層電介質覆膜用於修改基板的電容特性，而走線就是使用薄膜製程在電介質表面上製作的。這種類型的基板通常有5個左右的走線層。

（4）半導體基板、最主流的是矽基板都具有非常精細的走線，製作這些走線的微影製程與用於積體電路的製程是很相似的。半導體基板也被稱作主動基板，因為像電晶體和 邏輯閘等元件可以直接製作在基板表面。使用矽作基板的另外一個好處是，其熱膨脹係數恰好匹配附著在它上面的任何矽晶片。

在繼續下文之前，只是為了增加些樂趣，可以製作許多小型SiP，然後將它們安裝在較大的SiP中，我們把這種封裝稱作封裝內封裝(PiP)。在另外一些情況下，我們可以在一個SiP的頂部安裝另一個SiP，這種情況被稱為層疊封裝(PoP)。

2.5D IC

所有上述封裝技術都屬於2D(兩維)IC範疇，因為封裝內的晶片都安裝在單個平面內。讓我們一步步地討論這部份內容，因為這些內容很容易讓人困惑。我們先從傳統的2D IC/SiP開始

圖4：傳統的2D IC/SiP。

為 了簡單起見，我們只顯示了SiP中的兩個晶片，但實際上晶片數量會更多。在本例中我們還假設晶片是使用覆晶晶片技術(也會用到線接合技術)安裝在SiP基 板上，覆晶晶片的焊球直徑大約是100um。同時假設SiP基板是層壓類型的，也就是像帶銅走線和銅過孔、包含許多走線層的小型精細印刷電路板。雖然這種 SiP技術令人印象深刻，但SiP基板上的走線要比矽晶片上的走線寬幾個數量級。這種尺寸上的差異會影響到性能和功耗。另外，SiP基板上更寬的走線很容 易導致佈線擁塞，因此對可實現的晶片到晶片連接數量有很大的限制。上述情況引發了2.5D IC/SiP設計概念。上述傳統2D IC/SiP與下面探討的2.5D IC/SiP之間的主要區別是，2.5D版本是在SiP基板與晶片之間放置了一個矽中介層，這個中介層上有矽穿孔(TSV)連接其上表面的金屬層和下表面的金屬層。

圖5：使用矽中介層和矽穿孔(TSV)的2.5D IC/SiP。

在上述應用中，晶片使用直徑約為10um的微型錫球連接到矽中介層。與此同時，矽中介層使用直徑約為100um的普通覆晶晶片錫球連接到SiP基板。矽中介層正面和背面金屬層(兩種情況下都可能有多個金屬層)上的走線是使用與矽晶片上的走線相同的製程製作的。雖然上圖中的矽中介層和矽晶片似乎顯得有點‘臃腫’，但你要記住，這個圖不是按比例畫的。事實上，晶片只有約0.2mm厚，而矽中介層也不比它厚多少。作為使用這種技術的一個例子，賽靈思的Virtex-7 2000T元件有4個FPGA晶片附著到矽中介層，這個中介層支援相鄰晶片間約10,000個矽晶片速度的連接。

使用2.5D IC/SiP技術的優勢是，這是在傳統2D IC/SiP技術基礎上的升級，可以在容量和性能方面提供巨大的提升幅度。而且具有良率方面的優勢，因為與製作單個大的晶片相較，製作許多小的晶片更加容 易。這種技術的主要缺點是讓整個晶片正常運轉起來不是那麼容易。

3D IC

最後 我們來討論3D積體電路。3D IC/SiP背後的理念是在每個晶片頂部再安裝兩個或多個晶片。如今單獨一個晶片已經非常薄，以致於理論上可以在每個晶片頂部再安裝100個晶片，因而形 成立體晶片，但這樣做產生的熱量會在短時間內將整個結構融化成一堆矽。一種解決方案是使用金剛石作為基板製作晶片，不過這是後話暫且不表。實際上3D IC不是新的概念，很多年來有關這個主題已經有很多變化發展。例如，使用覆晶晶片技術在SiP基板上安裝晶片、然後再使用線接合技術在第一個晶片頂上安裝第二個晶片已經很常見，如下圖所示：

圖6：一種簡單的3D IC/ SiP。

另外一種技術是將執行相同功能(如記憶體晶片)的一組晶片搭起來形成一個3D堆疊，然後沿著側邊走線，見下圖：

圖7：利用側邊的導線連接晶片。

然而，我們所謂的‘真正3D IC’至少要在一個晶片頂部安裝有另一個晶片，下面的晶片採用矽穿孔(TSV)來實現與上面的晶片與下面的晶片及SiP基板通訊(圖8)。

圖8：簡單版的‘真正3D IC/SiP’。

因此，舉例來說，我們可以將一個記憶體晶片連接到一個邏輯晶片(或反過來)，或將一個類比/射頻晶片連接到一個數位邏輯晶片，或……只要你想得到，沒有做不到。前面的影像顯示了這種技術的最簡單例子。我對‘真正3D IC’的個人理解是利用矽穿孔在各個晶片頂上堆疊多個晶片、多組晶片使用矽中介層連接在一起、所有晶片安裝在單個SiP中的IC(圖9)。

圖9：更複雜的‘真正3D IC/Si’。

再次重申，雖然這幅圖看起來有點‘臃腫’，但你得記住，晶片只有約0.2mm厚，矽中介層也不比它厚多少，因此上面所示的整個組件要比你想像的小得多。上面是我對2D、2.5D和3D IC的粗淺解釋和介紹。你認同嗎？或是有不同的意見？歡迎提出共同討論。