CrazyBingo

【连载7.1】Bingo版HDL-VIP时序约定

在经过任何算法处理后的数据输出,均因保持固定的时序,铭记Bingo版VIP时序约定!

【连载7】HDL-VIP CMOS视频图像算法处理

好多人问我有没有这方面的知识。。。。其实掌握了《数字图像处理C语言版本》或《数字图像处理MATLAB版》,同时熟练掌握HDL设计能力,想要实现视频图像算法,还不是轻轻松松的事情。关键在于如何发挥FPGA的优势,实现线程处理器无法实现的功能或...

【连载6.4】本章总结

至此,我们已经完成了基于VIP Mini开发板的逻辑功能,这一部分Bingo成为HDL-Logic,即基于Verilog HDL的逻辑电路开发。

【连载6.3】RGBLCD显示例程

【连载6.3】RGBLCD显示例程。7寸RGBLCD,从GPIOB接入,支持OV7725/MT9V034/MT9M001/AR0144等相机,例程如本博文。

【连载6.2.4】VGA_Dual_Sensor_色彩_分辨率

这一章节其实非常简单,无法就是在上一章的基础上,同时采集了2个OV7725的图像,同时缓存与SDRAM,然后2个640*480拼接1280*48...

【连载6.2.3.6】FPGA配置及68013的数据接口

在Quartus II中新建工程USB_OV7725_RAW_Demo,移植实现相关功能

【连载6.2.3.5】CY7C68013帧同步及抽帧写入功能设计

在USB_Camra_Demo工程中,一部分功能用来完成同步FIFO的配置功能。当然由于强大的8051内核,Bingo还利用68013完成了CMOS视频的帧同步设计,以及抽帧写入功能。

【连载6.2.3.4】CY7C68013驱动电路设计

CY7C68013的驱动电路非常简单,除了提供24MHz时钟源,设计好USB差分接口,做好电源滤波,其他信号均可由数字控制。这里简单的对Bingo设计CV7C68013A-56PVXC驱动电路进行介绍,如下所示: (1)首先,...

【连载6.2.3.3】CY7C68013同步FIFO配置

在VIP Mini开发板资料包08_USB_Keil_Project目录下,Bingo提供了CY7C68013的同步FIFO配置工程,以及其他的一些功能。软件版本为Keil UVision 4.73.00,C51V95200。 首先介...

【连载6.2.3.2】Cypress CY7C68013 介绍

由于现在的ARM大部分都集成了USB接口,而FPGA由于纯逻辑电路(不要拿异构FPGA比如MPSOC等说事),想要用Verilog HDL设计一个USB2.0内核难度相当大,并且还需要一个PHY,因此采用USB桥接芯片,这是无法避免的事情。...

【连载6.2.3.1】USB_OV7725_RAW_Demo

第五章我们已经介绍过USB_VIP_Demo的软件概念,以及USB2.0图传接口的妙处了,这里就不累赘了,直奔主题吧。 VIP Min开发板的USB通信模块,采用了Cypress的CY7C68013,实现FPGA与PC的通信,完成了视...

【连载6.2.3】3X3 Bayer阵列恢复算法优化方案

Bayer阵列的恢复算法,有很多种。最简单的可以通过2*2,即2行通过插值来实现RGB阵列的恢复。据说OV7725 内部就是通过2行插值实现的Bayer阵列恢复,因此输出的彩色图像,在质量上都欠佳。 Bingo在前面一节中设计的是3X...

【连载6.2.2.5】3X3 Bayer阵列恢复的HDL-VIP实现

由于Bayer阵列的恢复,密切关系到奇偶行、即奇偶像素的坐标,因此如果没有处理好这方面的参数,势必会导致Bayer阵列恢复的失败。这里通过奇偶行、像素的地址,来实现Bayer阵列的恢复算法,如下所示:

【连载6.2.2.4】行阉割、水平像素镜像的优化版3X3实现

在图像算法中,无论是进行均值滤波、中值滤波,还是Sobel边缘检测算法、腐蚀运算、膨胀运算算法中,我们都是用的到了3X3的矩阵,即教程设计的VIP_Matrix_Generate_3X3_8Bit,关于具体的设计可以在第7.3节“3*3像素...

【连载6.2.2.3】OV7725 Bayer阵列介绍

Sensor输出原始的Bayer阵列的图像数据,即为RAW数据。原始的Bayer阵列,具有10Bit的深度,但一般我们只用高8位就够了(因为PC也只有8位深度,除非别的算法需求),即RAW 8Bit。关于OV7725 RAW格式输出的配置,...
Baidu
map