1Hz ~~ 250MHz的感觉
做频率计，高频的，250M左右没问题，再次测试，可是实验室没有20M以上的信号源给我用，怎么办办呢？？在嚎啕大哭的时候，难言，只能用FPGA产生频率给CPLD来接收，250M没问题吧。CLK_Deaign=Matlab_Keys+CLK_Generater;在这个过程中发现了好多问题（1）Matlab_Keys（2）C
发表于 2010/8/13 10:49:01
阅读（2593）
FPGA/CPLD状态机稳定性研究
摘要在FPGA/CPLD设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛.从小型电
发表于 2010/8/9 13:53:26
阅读（2314）
DAC0832的悲剧故事
做一个DDS信号发生器，1HZ到1M频率，步进可调，设为16阶基频，幅度可调，用AD603控制，最终方案确定：MSP430+EP240T100C5N+X9104+AD603+NE5532+...完美的方案，完美的程序，完美的板子，完美的梦想。。。左边插一个CPLD，通过MSP430来控制，得到信号来输出需要的频率S1
发表于 2010/8/6 11:17:47
阅读（2540）
RST_n的问题
发表于 2010/8/5 10:29:39
阅读（2644）
郁闷的ASP！郁闷的EPCS啊！
自己画的板子，就是因为有时候做东西，MCU+FPGA/CPLD联调,EPM240T100C5N已经不够我用了，与其画一块更大资源的CPLD，还不如花一块性价比最高的FPGA，于是我选择了EP2C5T144C8N。画了板子，投了深圳，等板子又等元器件，终于有一天万事俱备，只欠东风，于是昨天静下心来
发表于 2010/8/2 14:24:21
阅读（3758）
告别ASP(主动串行编程)下载模式
告别ASP(主动串行编程)下载模式——JTAG---EPCS1序一直以来，一般人下载FPGA的配置芯片，都是用ASP下载模式，USBBlaster接口要插来插去，真的是麻烦，其实，下载FPGA的配置芯片，还有另外的方法，那就是仍然通过JTAG下载，二换一种配置模式，下载jic文件或者
发表于 2010/7/30 10:53:07
阅读（2917）
Verilog inout 的问题
发表于 2010/7/28 19:28:45
阅读（3046）
Quartus II 9.1 安装指南
http://www.altera.com/Altera官方网站地址http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=China&CategoryNo=55&No=353----FPGA全球使用这实例DesignSerive一直想拥有这样一块DE2的板子，三块板子叠加起来的，超炫，可惜没钱啊，啊，啊！！！http
发表于 2010/7/27 11:46:53
阅读（9108）
