CrazyBingo

让没有晶振的生活成为可能——UFM

让没有晶振的生活成为可能——UFM..1——UserFlashMemory.1一、简介...2二、特性(官方描述)...3三、Oscillator5四、AlteraUFMIP.5五、Parallel并行接口访问UFM,并实现Water_LED..61.新建工程...62.在MegaWizardPlug-InManager添加FLASH模

浅谈FPGA电脑

转载:http://lych.yo2.cn/articles/%E4%B9%9F%E6%9D%A5%E8%B0%88fpga%E7%94%B5%E8%84%91%EF%BC%81.html处于我的专业,不谈FPGA计算机是不可能的事——当然这仅仅是我认为,因为好像很多同专业的人都不怎么谈,他们只是讨论FPGA的应用系统,而我一直顽

抹去阴影,搞定了Cyclone III

自动去年又一次设计了一个EP3C10E144C8N的板子,后来失败,归咎于当年自己可能还是太嫩了,搞得最后很崩溃,以至于对CycloneIII有一个莫名的害怕,心理多了一重阴影。至此再没碰过CycloneIII,可能是“畏惧失败”吧。都多大的人了,突然想想,不能让CycloneII

FPGA你必须知道的那些事儿

转载地址:http://www.cnblogs.com/yuphone/archive/2010/10/28/1863822.html我常年担任多个有关FPGA学习研讨的QQ群管理员,长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识,但是非常不幸

时序分析,重中之重,柳暗花明又一村 搞定美女了

问题:AET:http://blog.chinaaet.com/detail/14402.htmlAET:http://blog.chinaaet.com/detail/14472.htmlOURAVR:http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4437397&bbs_page_no=1&search_mode=1&search_text=VGA&bbs_id=9999经过了无数个无眠

影响FPGA设计中时钟因素的探讨

门控时钟与多扇出问题解决方案

EP2C8Q PLL深入浅出解析

每个PLL有三个全局时钟网络,但是其中一个(c3)同时也可以作为外部时钟(atthesametime)这是否是说c0c1只能作为全局时钟,不能作为外部时钟呢???实际测试可以作为外部的,tellmewhy?(1)call看了那么那么多还是没搞懂复位时钟引脚什么概念跟全局时钟

全局时钟--复位设计

终于看到了希望——基于美女的VGA系统构架

16真彩色原理图:ADV712050M超频到65MHzQuartusIIRTL:NIOSII+VerilogSOPCCPU设计:SDRAM+Verilog接口NIOSII:CPU——Verilog协议写BMP原图:美女VGA显示:背影杀手走了好多歪路,自己做的硬件,自己写的软件,身边没人帮助我,很孤独。。。还有有一大帮网友亲

我坦白我交代我忏悔——史上最稳定的DIY VGA 模块

高手进阶,终极内存技术指南——完整/进阶版(转)

作为电脑中必不可少的三大件之一(其余的两个是主板与CPU),内存是决定系统性能的关键设备之一,它就像一个临时的仓库,负责数据的中转、暂存……不过,虽然内存对系统性能的至关重要,但长期以来,DIYer并不重视内存,只是将它看作是一种买主板和CPU时顺

世界上最神奇的mif文件生成方案

每次想要什么功能,总是找软件,死要命的找,比方说上位机、字模提取软件等等。可是,你又听说过mif文件生成软件嘛??当年要在液晶上显示东西,字库很大,回头大。假如说64*64的单色的图片,那你需要在QuartusIIMemoryInitialzationFile手工输入,需要输入4096个值,等

VGA 接口电阻网络阻抗匹配

考虑到成本意识实现的简易方案,用R-2R电阻网络模拟DAC替换ADV7123视频转换芯片。本以为这边只是简单的分压,等我看的越多的资料,搞的越深,才发现,这边学问还真大:先参考一下人家的几个图,做一下对比特权艾米DE1红色飓风小马哥本人,CrazyBingo,今日,要设计一个1

FPGA_MCU双系统系复位冲突

郁闷了1天,为什么不行呢,苍天无眼,我该如何面对……不就是想通过单片机给个信号嘛,使得Verilog工程里面的某些变量复位,使得MCU—FPGA联调更加的智能和谐,可是,可是……为啥仿真行的,实际验证就一直为0,一直就不行了呢?郁闷省略
Baidu
map