由TDC-GPX的Spec想到基于FPGA的TDC

发表于 10/24/2012 1:04:04 PM 阅读（4174）

ACAM的TDC-GPX是基于时间戳的TDC，也就是说其根本原理还是基于延时线即delay-line。其手册里没有详细介绍其原理（这是人家的机密），只是简单描述其测量精度来源于内部传输延时（internal propagation delay）。下图是TDC-GPX在I模式下的技术指标：

图1： ACAM的TDC-GPX相关参数

这个表提示我们，如果我们要设计基于FPGA的TDC，你将要提供的指标参数要与上述指标看齐，至少需要提供上述指标的测试报告吧（Test Report）。

这个图还有一个最最重要的参数没有给出，就是时间测量精度。其实这个测量精度就是取决于延时线每个延时单元的延时，如果是进行基于FPGA的TDC设计，我们首先映入脑海的就是逻辑延时或者门延时。在前面介绍TDC的时候有关于延时线的种类中有介绍门电路组成延时线。在FPGA范畴里也有一个门延时的概念，在当前的 FPGA里给客户看到最小单元是LE（logic element），ALTERA有个LCELL的东东，人们最先想到的是用它来作为延时线的基本延时单元（Delay Cell）。但是我们知道LCELL这个东东除了前面一篇博文中提到的门电路延时线里的缺点以外（缺点是门电路的延迟时间容易受到供电电压波动和温度变化的影响而产生变化，需要经常进行刻度（应该是校准Calibrate）。），还有两个重要的缺点就是基本延时时间太大，所以就是设计出来TDC的精度也不高，另一个缺点就是基于LCELL的延时线每次编译的结果会不一样，因为软件会随机的分配每一个LCELL的位置，当然设计者也可以通过添加位置约束来控制LCELL的位置，但是这将是一项繁琐的工作，后面我将详细介绍为何这是项繁琐的工作。