湘攸客

新书印刷好了,希望大家喜欢

新书封面定型了!!!

上次出版社给了两个选择方案,得到了广大网友的肯定,同时也收到了很多网友的建议和意见。我跟出版社在综合各种建议和意见的基础上重新编辑并选择了封面,这次是定型后的封面了,希望大家能够喜欢,也非常感谢给出建议和意见的各位网友。

出版社发来了已经编辑好的前言和目录

我可以看出来,出版社在帮忙往前赶进度!!!文前.pdf

新书马上又要出版了欢迎大家捧场啊

出版社提供了两款封面让我选择,个人有很强烈的选择恐惧症,我抓阄选了第二个黄色的,不知道大家更喜欢哪个版本?!非常感谢大家的支持,由于新书还在编辑之中,在征得出版社的同意后,这里我先把原版未编辑过的目录放出来,大家可以先大致了解这本书的内容,欢迎大家多

【无线】所见即所得之Stratix和Cyclone架构EDA及学术开发功能描述

Stratix和Cyclone架构EDA及学术开发功能描述1.概述本文是Stratix和Cyclone器件架构中各种所见即所得原语用户手册的部分内容。本文为设计者可以或者更详细的细节,确保在设计布线的时候能够更容易让设计布通。使得设计

【无线】所见即所得StratixII之EDA及学术开发功能描述

1.概述同Stratix/Cyclone。2.逻辑单元(LogicCell)描述在以前的架构中(比如Cyclone),单个LE包括一个组合逻辑和寄存器。对于StratixII来说,组合逻辑和寄存器被单独分开到两个部分,原语创建的时候也不象Cyclone和Stratix那样,而是通过lcell_comb(组合逻辑部分)

【无线】CycloneII之EDA及学术开发功能描述

1.概述同Stratix/Cyclone。2.逻辑单元(LogicCell)描述在以前的架构中(比如Cyclone),单个LE包括一个组合逻辑和寄存器。对于CycloneII来说,组合逻辑和寄存器被单独分开到两个部分,原语创建的时候也不象Cyclone

【技术分享】打破流水实现面积优化

2.1打破流水线打破流水的方法与上一章介绍的为提高吞吐量使用的展开循环的方法是一个相反的操作。通过上一章的介绍,我们知道当展开循环创建流水的时候,需要消耗更多的面积,因为我们需要更多的资源来保存中间值或者

《深入理解ALTERA FPGA设计》新书已上架

亚马逊地址:http://www.amazon.cn/%E5%8D%9A%E5%AE%A2%E8%97%8F%E7%BB%8F%E9%98%81%E4%B8%9B%E4%B9%A6-%E6%B7%B1%E5%85%A5%E7%90%86%E8%A7%A3Altera-FPGA%E5%BA%94%E7%94%A8%E8%AE%BE%E8%AE%A1-%E7%8E%8B%E6%95%8F%E5%BF%97/dp/B00HTWPPH0/ref=sr_1_1?ie=UTF8&am

【技术分享】时序分析及优化实例介绍

时序优化实例演示这个实例我们来看看如何对设计进行时序优化,假设设计的顶层框图如图1所示,该设计在两个系统之间实现了一个POS-PHY第三层链路。图1:POS-PHY顶层设计框图

【技术分享】改善代码风格,通过重组关键路径优化时序

1.3.5通过关键路径重组来优化时序第五个用于提高时序性能的策略我们称其为路径重组,即通过重组数据流上的路径达到最小化关键路径的目的。这个技巧通常用于关键路径是由多个路径组合而成的场合,而且这些被组合的路径

《深入理解Altera FPGA 应用设计》新鲜出炉啦

【技术分享】改善代码风格,利用寄存器平衡优化时序

1.3.4通过寄存器平衡来优化时序第四个用于提高时序性能的策略我们称其为寄存器平衡,从概念上来讲,该方法是将任两个寄存器之间的逻辑重新平均分配,以最小化这两个寄存器之间的最大延时。这个技巧通常用于关键路径和

【技术分享】速度优化之降低延迟

1.2低延迟优化所谓的低延迟设计是指尽可能快让数据从输入到输出通过设计,我们可以通过最小化中间处理的延时来达成此目的。常常,一个低延迟设计需要并行处理,移除一些流水线操作。有时候甚至需要改变一下原本逻辑设

【技术分享】面积优化之打破流水线

2.1打破流水线打破流水的方法与上一章介绍的为提高吞吐量使用的展开循环的方法是一个相反的操作。通过上一章的介绍,我们知道当展开循环创建流水的时候,需要消耗更多的面积,因为我们需要更多的资源来保存中间值或者
Baidu
map