木易

从芯片级到系统级:FPGA催动开源硬件运动全面爆发

8月13日~15日,赛灵思主办的OpenHW2014开放源码硬件与嵌入式计算大赛(简称OpenHW2014)在古城西安胜利闭幕。赛灵思公司研究实验室高级总监、全球大学计划(XUP)负责人PatrickLysaght接受采访&nbs

赛灵思携Ultrascale、Vivado、UltraFast,剑指160亿美元目标市场!

赛灵思继2013年11月初发货业界首款20nm芯片KintexUltraScale后(http://www.chinaaet.com/article/index.aspx?id=216649),继续积极推动其UltraScale器件的发货进程,于12月10宣布已提供有关Kintex中端和Virtex高端20nmUltraScale系列的详细器件

赛灵思基于ASIC级新架构UltraScale的20nm器件开始投片!

在28nm工艺节点,赛灵思可谓是风光无限。赛灵思与老对手Altera合作了二十年之久的台积电,合作开发出了HPL(高性能低功耗)工艺技术,率先推出了业界首款商用AllProgrammable3DIC与SoC。28nm器件已被数百家用户的终端应用所采用。在FPGA领域,赛灵思和Altera一直

赛灵思首推Smarter Networks转型为Smarter Solution方案提供商的三大动力

多年来,FPGA厂商们一直不满足于几十亿美元的市场份额,不断追求工艺技术的进步,提高性能,降低功耗,意欲进军ASCI/ASSP百亿美元的大市场。FPGA在通信领域成功立足后,抢滩占地的意图更加明显,尤以赛灵思为甚。日前,赛灵思宣布已从FPGA厂商向SmarterSystem(更智能系

一样的TSMC,不一样的3D技术-----Altera踏上3D融合之路

9月20日,Altera公司资深副总裁兼首席技术官博思卓(MishaBurich)博士继今年五月后又一次来到中国,公开了Altera在下一代20nm产品中规划的几项关键创新技术:40-Gbps芯片至芯片及28-Gbps背板收发器;具有混合系统架构接口的3D异构IC;下一代精度可调DSP模块,Altera将在

【赛灵思FPGA】【整理】清华大学孟宪元教授:我与赛灵思的二十年

本人作为ChinaAET员工,是不能参加博客大赛的;孟宪元教授也没有时间参加这个博客大赛。本人在很多场合见过70+高龄的孟宪元教授,在Xilinx的千人培训会上,在OpenHW的总决赛上等等。孟教授对先进技术的孜孜以求,让我等无不汗颜,下面是孟教授在赛灵思北京乔迁暨研发中

赛灵思重磅推出Vivado,驰骋“All Programmable”新天地!

Vivado恰逢其时地震撼登场赛灵思称为“可编程颠覆之作”——Vivado设计套件于4月25日终于震撼登场。Vivado,赛灵思最新推出的、面向未来十年、替换ISE的设计套件。工程师都熟悉了赛灵思早在1997年推出的ISE设计套件。ISE套件采用了当时非常具有创新
Baidu
map