AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
caocaiqing
verilog
t<={{8x[7]},x}表示x[7]重复八次,再与x赋予t,即t<=x[7]x[7]x[7]x[7]x[7]x[7]x[7]x[0]
Altera
发表于 2015/6/29 23:20:55
阅读(1027)
«
1
»
作者
caocaiqing
关注
文章:11 篇
阅读:10474 次
所有分类
默认(11)
所有标签
Xilinx
模拟技术
Altera
选择
硬件
xlinx
FPGA
阅读排行
组合逻辑和时序逻辑的区别
RS232与RS485的功能与区别
“线与”逻辑
FPGA软件硬件协同设计
verilog
FPGA软件硬件协同设计
FPGA软件硬件协同设计
选择FPGA
FPGA
服务器电路
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map