【转载】逻辑综合器的故事
FPGA设计流程中，逻辑综合的过程非常重要。由于HDL代码的多样性，逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代，FPGA的性能很大程度上取决于门延迟。根据我的经验，微米时代，FPGA内部延迟一般70%是
发表于 2014/11/11 17:21:29
阅读（1498）
【学习笔记】有限状态机（Finite State Machine）
简述有限状态机（FiniteStateMachine）的基本概念，描述方法，编码方式和可综合性。1.基本概念有限状态机(FiniteStateMachine,FSM)在数字系统设计中应用十分广泛。根据状态机的输
发表于 2014/11/9 15:31:05
阅读（9289）
