32位超前进位加法器的设计
最近在做基于MIPS指令集的单周期CPU设计，其中的ALU模块需要用到加法器，但我们知道普通的加法器是串行执行的，也就是高位的运算要依赖低位的进位，所以当输入数据的位数较多时，会造成很大的延迟，影响整个CPU的性能，为了减小...
发表于 4/3/2017 7:48:11 PM
阅读（8668）
IIC 通信协议的Verilog实现
刚刚花了几天时间把 IIC 总算搞懂了一些，查了很多资料，也纠结过于很多细节，不过只要耐着性子，一点点的去理解，去尝试，终会得到你想要的结果，人生不也是吗，嘿嘿~，不闲扯了，下面就写写我的理解以及方法，算是一个总结~----...
发表于 10/17/2016 11:57:43 PM
阅读（8698）
