组合逻辑中的竞争与险象问题（五）
上篇博文：组合逻辑中的竞争与险象问题（四）说到了险象的分类，通过险象的分类，我们同时也明白了什么样的竞争会引起什么样的险象。这篇博文来分析，险象对数字电路的影响以及如何消除险象？险象对数字电路的影响如果组合逻辑是同步电路中的组合成分，那么其...
发表于 2018/12/13 16:04:54
阅读（1085）
组合逻辑中的竞争与险象问题（四）
上篇博文：组合逻辑中的竞争与险象问题（三）讲解了险象的定义，即竞争引起的非预期输出，同时给出了分析，对什么样的竞争会引起险象。这篇博文继续讲解险象问题，重要突出险象的分类。上篇博文最后提出了化简后具有多个半开关的电路，可能会导致险象的阻塞，...
发表于 2018/12/13 16:03:52
阅读（1488）
组合逻辑中的竞争与险象问题（三）
上篇博文：组合逻辑中的竞争与险象问题（二）讲了半开关的相关知识，更确切的说是竞争的根源问题。这篇博文将险象问题。险象的定义有竞争引起的非预期行为就叫做险象。可见，竞争是险象的前提。但是竞争就一前提的存在，并不一定会引起险象，什么样的竞争会引...
发表于 2018/12/13 16:02:44
阅读（1032）
组合逻辑中的竞争与险象问题（二）
竞争与险象的讨论前提当多个输入发生变化时，由于变化时刻以及延迟的影响，组合逻辑的输出中必然存在着不稳定态。但是通过上篇博文的分析：组合逻辑中的竞争与险象问题（一），我们发现即使仅有一个输入发生变化时，组合逻辑的输出仍可能存在问题，这便是组合...
发表于 2018/12/13 16:01:10
阅读（994）
组合逻辑中的竞争与险象问题（一）
针对单输出的组合逻辑进行简单分析，而多输出的组合逻辑可分解为多个但输出的组合逻辑。单输入的组合逻辑对于一个简单的非门电路，它的输出将永远跟随输入变化，即使考虑到门延迟、线延迟的影响，输出波形最多也就是比输入波形在时间上滞后一些罢了，并不会出...
发表于 2018/12/13 15:54:34
阅读（935）
