AET网站
资源下载
技术应用
资讯
电路图
技术专栏
小组
大学堂
登录
|
注册
Reborn
https://blog.csdn.net/Reborn_Lee是我的原博客地址(内容广泛),在AET令立一个博客,专门记录硬件、FPGA相关的内容吧。
静态时序分析基础
目录静态时序分析(SAT)相关参数分析建立和保持时间(数据输出延时)(触发器从时钟有效,数据从输入到达输出的时间)和缓冲延时发射沿(launch edge)与锁存沿(latch edge)数据到达时间(Data Arrival Time)时...
静态时序分析
FPGA
发表于 2018/12/14 12:31:07
阅读(2038)
«
1
»
作者
Reborn
关注
文章:10 篇
阅读:12367 次
所有分类
FPGA基础(10)
所有标签
竞争与险象
FPGA
静态时序分析
时钟,时钟偏斜
亚稳态,fpga
时钟,门控时钟,FPGA
FPGA,复位,同步复位,异步复位
阅读排行
静态时序分析基础
组合逻辑中的竞争与险象问题(四)
稳态与亚稳态总结
门控时钟专题
关于复位的解惑笔记
组合逻辑中的竞争与险象问题(五)
时钟偏斜及其影响
组合逻辑中的竞争与险象问题(三)
组合逻辑中的竞争与险象问题(二)
组合逻辑中的竞争与险象问题(一)
关注微信公众号
Copyright © 2005-2020 kaiyun官方注册版权所有
京ICP备10017138号
map