逸江南

ZYNQ中,AXI总线逻辑地址与DDR3的物理地址的映射关系

1
阅读(12556)

在zynq 中,PL端通过HP接口读写DDR时,AXI总线的逻辑地址和DDR的物理地址存在一个映射关系,如下图:

QQ图片20170524203825.png

通常不必关心这个映射关系,当往某个AXI地址(比如0x1800_000)写入数据a后,如果需要读取数据a,那么只需要读取该AXI地址(此例中为0x1800_0000)即可得到数据。

在这里需要注意,AXI地址的一些低位(这里是最低两位)映射的是字节地址,在使用时需要置0。

另外,如果DDR的物理地址宽度小于AXI总线的地址宽度,那么在地址映射时,DDR的物理地址低位与AXI地址的低位对齐,AXI地址的高N(这里N=AXI地址宽度-DDR物理地址宽度)位补0。

详细使用资料可参考文档: 1、Zynq_DDRC_Addressing.pdf;

2、ug586_7Series_MIS.pdf ,P163

部分摘录如下:

QQ图片20170524204226.png


QQ图片20170524204334.png

My QQ:2935270450 ,有疑问可以Q我哈!


PS:基于FPGA的视频编解码QQ群:623495899 ,有兴趣的可以进来交流学习哈。





Baidu
map