基于Zedboard的OV5640显示调试说明

在Zedboard开发板上，调试OV5640时，使用的杜邦线连接OV5640和Zedboard开发板。这种方法采集到的图像存在干扰。

具体说明如下：

1、关于DDR的读写，modelsim仿真时序如下，与设计目的相符。

2、在FPGA上在线调试DDR读写时，使用FPGA内部逻辑模拟OV5640产生数据给DDR读写后再显示，逻辑分析仪测试时序如下：

所示时序完全正确，说明DDR读写正常。

3、使用OV5640产生信号、数据，经杜邦线给FPGA，经过逻辑分析仪采集到的时序、数据如下：

图1 第一次采集

由以上分析可知，杜邦线上有干扰，影响了OV5640信号的采集。

PS：基于FPGA的视频编解码QQ群：623495899 ，有兴趣的可以进来交流学习哈。