[转载]Verilog语言设计增加延时的正确方法
在设计仿真激励文件时，为了满足和外部芯片接口的时序要求，经常会用到延时赋值语句，由于不同的延时赋值语句在仿真过程中行为不同，会产生不同的激励输 出，如果不认真区分不同表达式引起的差异，就可能产生错误的激励，无法保证仿真结果的正确，本文就是区分各种延时赋值语句的差异，并给出比较结果。
发表于 2018/4/26 19:43:46
阅读（1406）
网络通信调试工具-数据发包上位机(AnySend)
在网络通信调试中，Wireshark可以用于网络抓包，而Anysend正好相反，可以通过电脑向目标网卡发送数据包。
发表于 2018/3/5 19:47:54
阅读（2583）
modelsim的TCL脚本的define incdir命令使用方法
做FPGA开发的，学会熟练使用modelsim，可以高效的完成开发任务。如果能熟悉一些在modelsim中常用的TCL命令，则可以更方便、更高效的完成代码的开发任务。该文简要介绍两个TCL命令。
发表于 2018/2/26 19:50:22
阅读（6423）
在xilinx FPGA开发中尽量避免全局复位的使用？
不建议在xilinx FPGA设计中使用全局复位，或者说应该努力避免这种设计方式
发表于 2018/1/30 20:29:09
阅读（2175）
某激光雷达主控板FPGA设计概要
前段时间做了一个激光雷达的项目，我主要负责FPGA部分的程序设计。在项目启动之初，我写了一个简要的设计说明，整个项目的FPGA部分，基本是按照这个思路设计的，现把该文档发布出来，供大家参考一下。
发表于 2017/12/19 20:49:55
阅读（2817）
基于FPGA的双目立体匹配（测距）的实现（二）
发表于 2017/12/11 7:26:28
阅读（1972）
基于FPGA的双目立体匹配（测距）的实现（一）
前段时间，做了一个双目立体匹配的项目，是在zynq上实现的，目前已完成了该项目。今天把该项目前期调研时，同事写的一个文档分享出来，供大家参考，有疑问的可以提出讨论哈！ 下面是详细的文档，是PPT形式的。 ...
发表于 2017/12/6 22:11:00
阅读（3395）
某方案中FPGA芯片的选型
今年参与了一个项目，从开始方案讨论、评审，到完成整个项目，我全程参与了，感触颇深。今天把其中的一个小评审草案拿出来，分享给大家，欢迎各路大神提出自己的意见哈。
发表于 2017/12/2 16:57:42
阅读（2090）
基于Zedboard的OV5640显示调试说明
在Zedboard开发板上，调试OV5640时，使用的杜邦线连接OV5640和Zedboard开发板。这种方法采集到的图像存在干扰。
发表于 2017/5/18 18:55:03
阅读（2036）
