1.2 Low latency(低延时)-1.3Timing（时序）
一 延时对系统频率的关系 FPGA或者说时序电路设计中，主要限制时序速度提高的因素便是延时。这里的延时指的是两个边沿触发器之间的信号传输延时或者说为了完成信号传输所需要的时间。所以需要的传输时间越长，那么这部分的时钟信号也就越慢。系统...
发表于 2018/8/14 21:32:42
阅读（1472）
第一章 速度设计 1.1 High Throughput（高吞吐量）
一 章节思维导图本章节主要是对FPGA 设计过程中，衡量系统速度的三个方面来进行的讲解。这三个方面主要是系统的吞吐量，延迟，以及基本时序。本章节着重讲了时序设计过程中，优化系统的几种方式，下图1是章节思维导图。 图1 章节思维导图
发表于 2018/8/13 16:22:22
阅读（1512）
读书笔记-前言
我在断断续续自学FPGA几年之后，找到一本讲FPGA 结构设计等相关书籍，觉得很喜欢。最近开始看《Advanced FPGA Design Architecture, Implementation,and Optimization》 这本书...
发表于 2018/8/13 15:14:00
阅读（994）
