从零开始学习zedboard

错误：

《Xilinx FPGA设计权威指南》实验lab3，进行到自定义AXI LED_IP核时，通过系统自动配置总线端口，出现ASSOCIATED_BUSIF未定义的错误。

解决方案：定义时钟口aclk的参数一栏，增加ASSOCIATED_BUSIF，并输入相关总线。参考http://blog.csdn.net/ryuuei_1984/article/details/52191828

错误：

《Xilinx FPGA设计权威指南》实验lab4，通过按键点亮LED灯（利用lab3设计的LED_IP核），SDK中运行时，语句

LED_mWriteReg(XPAR_LED_0_S_AXI_BASEADDR,0,1)中调用Xil_Out32(UINTPTR Addr, u32 Value)，然后卡死，错误提示 .gdbinit: No such file or directory.

debug查看汇编语言

1001005f8: ldr r3, [r11, #-16]；将存储器地址为R11-16的字数据读入寄存器r3。

001005fc: str r3, [r11, #-8]；将r3中的字数据写入以R1-8为地址的存储器中。

200100600: ldr r3, [r11, #-8] ； 运行到这卡死

00100604: ldr r2, [r11, #-20]

00100608: str r2, [r3]

对应SDK中

static INLINE void Xil_Out32(UINTPTR Addr, u32 Value)

{

volatile u32 *LocalAddr = (volatile u32 *)Addr;

*LocalAddr = Value; // 运行到这卡死

}