Augus

此次笔记记录的是 FPGA 片内时钟管理单元 PLL,该单元可以实现系统时钟的分频、 倍频，是 FPGA 设计开发必备组件之一 在FPGA系统设计中，几乎所有地方都可以用到PLL，也有些地方是非用到PL...